[發明專利]鰭式晶體管結構及其制作方法有效
| 申請號: | 200910244515.5 | 申請日: | 2009-12-30 |
| 公開(公告)號: | CN102117829A | 公開(公告)日: | 2011-07-06 |
| 發明(設計)人: | 駱志炯;朱慧瓏;尹海洲 | 申請(專利權)人: | 中國科學院微電子研究所 |
| 主分類號: | H01L29/78 | 分類號: | H01L29/78;H01L21/336 |
| 代理公司: | 中科專利商標代理有限責任公司 11021 | 代理人: | 倪斌 |
| 地址: | 100029 *** | 國省代碼: | 北京;11 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 晶體管 結構 及其 制作方法 | ||
技術領域
本申請一般地涉及半導體器件領域,更為具體地,涉及一種鰭式晶體管結構及其制作方法。
背景技術
鰭式晶體管結構如FinFET由于其良好的截止性能、可擴展性以及與常規制造工藝的兼容性而倍受關注。目前,常規的FinFET通常有兩類:在絕緣體上硅(SOI)襯底上形成的FinFET,以及在體Si材料襯底上形成的FinFET(體FinFET)。與在SOI襯底上形成的FinFET相比,體FinFET具有眾多優點,如低成本、低體效應、低反向偏置效應、高熱傳送。
參考文獻1(Tai-su?Park?et?al.,“Body-tied?triple-gate?NMOSFETfabrication?using?bulk?Si?wafer”,Solid-state?Electronics?49(2005),377-383)中公開了一種利用體Si晶片制作的體接觸三柵NMOSFET。該文章的圖1中示出了這種FET的透視圖,并且在圖2中詳細圖示了制作這種FET的方法。如其中圖1和2(f)所示,多晶硅的柵電極橫跨鰭(Fin)形成,Fin構成該半導體器件的溝道。但是,如圖2(f)中清楚所示,溝道下部被SiN和SiO2所圍繞,從而柵電極無法對這一部分進行有效的控制。因而,即使在截止狀態下,通過溝道下部也能夠在源/漏之間形成電流路徑,從而導致漏電流。
參考文獻2(K.Okano?et?al.,“ Process?Integration?Technology?andDevice?Characteristics?of?CMOS?FinFET?on?Bulk?Silicon?Substrate?wi
為了解決這種漏電流問題,如參考文獻2中所述,可以在溝道下部引入穿通阻擋(PTS)結構,以便抑制漏電流。為了在溝道下部形成PTS結構,通常需要進行高能離子注入。然而,這將會導致注入的摻雜物被注入到較大的范圍,并且溝道區的雜質濃度較高(參見參考文獻2的圖5)。從而,這種結構將會具有大的結漏電流以及大的結電容。
因此,需要一種新穎的結構和方法來形成鰭式晶體管,其在保持體FinFET的低成本、高熱傳送等優點的同時,能夠有效降低溝道下部的漏電流,而不會導致高結漏電流和高結電容。
發明內容
鑒于上述問題,本發明的目的在于提供一種鰭式晶體管結構及其制作方法,該鰭式晶體管結構在保持低成本、高熱傳送等優點的同時,還能夠減小漏電流。
根據本發明的一個方面,提供了一種鰭式晶體管結構,包括在半導體襯底上形成的鰭,其中,該鰭中用作所述晶體管結構的溝道區的部位通過絕緣體材料與襯底接觸,而該鰭的其余部位通過體半導體材料與襯底接觸。優選地,所述用作溝道區的部位位于該鰭式晶體管結構的柵極區之下。
優選地,所述體半導體材料可以包括Ge、SiGe、SiC和GaAs之一,所述絕緣體材料可以包括SiO2、SiN或高k材料。
優選地,柵極區包括柵電極,該柵電極通過柵極絕緣層與鰭相交。進一步優選地,柵極絕緣層可以包括SiO2、SiON、或高k材料,柵電極可以包括多晶硅柵電極或金屬柵電極。進一步優選地,金屬柵電極可以包括TiN、TiAlN、或TaN。
根據本發明的另一方面,提供了一種制作鰭式晶體管結構的方法,包括:在襯底上形成鰭,其中,在該鰭中將充當晶體管結構的溝道區的部位與襯底之間形成絕緣體材料,而在該鰭的其余部位與襯底之間形成體半導體材料;以及以上述形成有鰭的襯底為基礎,制作晶體管結構。
優選地,在襯底上形成鰭的步驟包括:在所述襯底上依次形成所述體半導體材料的層、鰭主體材料的層;將所述體半導體材料的層和所述鰭主體材料的層構圖為與將要形成的鰭相對應的圖案;在襯底包括所形成的圖案上,形成刻蝕保護層;對所述刻蝕保護層進行構圖,在與將要形成的柵極區相對應的部位處去除該刻蝕保護層,而在其余部位處并不去除該刻蝕保護層;對經過上述處理的襯底進行選擇性刻蝕,以去除所述與將要形成的柵極區相對應的部位處位于鰭主體材料層之下的所述體半導體材料;以所述絕緣體材料填充所述鰭主體材料層之下的通過上述選擇性刻蝕而導致的空間;以及去除所述刻蝕保護層。
優選地,所述體半導體材料可以包括Ge、SiGe、SiC和GaAs之一,以及所述鰭主體材料可以包括Si。優選地,所述絕緣體材料可以包括SiO2、SiN或高k材料,所述刻蝕保護層可以包括SiN。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中國科學院微電子研究所,未經中國科學院微電子研究所許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200910244515.5/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類





