[發明專利]一種芯片的ESD測試方法

有效

• 申請號: 200910244499.X
• 申請日: 2009-12-31
• 公開（公告）號: CN102116806A
• 公開（公告）日: 2011-07-06
• 發明（設計）人: 劉子熹
• 申請（專利權）人: 無錫中星微電子有限公司
• 主分類號: G01R29/08
• 分類號: G01R29/08;G01R27/00
• 代理公司: 暫無信息
• 代理人: 暫無信息

【技術領域】

本發明涉及芯片測試領域，特別是關于一種芯片的ESD性能測試方法。

【背景技術】

ESD(Electro-Static?discharge)是指“靜電釋放”。靜電是一種客觀的自然現象，不均勻分布在芯片本身、人體上和機器上以及芯片能夠存在的環境及周圍的事物上。這些靜止的電荷，隨時都可能通過某種方式釋放出來。靜電釋放的特點是高電壓、低電量、小電流和作用時間短。測試集成電路(IC，也可稱之為芯片)對靜電釋放的防護能力是非常重要的。

芯片的ESD測試有以下幾種情況：信號管腳與信號管腳之間、信號管腳與電源管腳之間、信號管腳與接地管腳之間、電源管腳與電源管腳之間、電源管腳與接地管腳之間和接地管腳與接地管腳之間。其中，測量時間最長的部分就是信號管腳與信號管腳之間的ESD測試。

對于芯片的信號管腳與信號管腳之間的ESD測試，傳統的方法有兩種。

第一種是遍歷法，即對芯片的每兩個信號管腳之間都進行一次ESD測試，如果芯片有n個信號管腳，則共需要測試n*(n-1)次，這種方法最全面，但是也最費時間。圖1示出了芯片100中的信號管腳1和信號管腳3之間的ESD測試的示例，在進行ESD測試時，需要在信號管腳1和信號管腳3之間施加瞬時高壓以模擬靜電釋放，其他所有管腳都懸空，所述芯片100具有8個信號管腳，即信號1-信號8，三組電源管腳和接地管腳，即電源1、地1、電源2、地2、電源3和地3。在對芯片100進行遍歷ESD測試時，每兩個信號管腳之間都進行一次ESD測試，也就是說，不僅要在信號管腳1和信號管腳3之間進行ESD測試，還需要在信號管腳1和信號管腳2、信號管腳1和信號管腳4、信號管腳2和信號管腳5等其他兩個信號管腳之間進行ESD測試。

第二種是并聯法，即將高電壓的正極施加在一信號管腳上，將其他所有的信號管腳并聯起來，之后將高電壓的負極施加在并聯在一起的信號管腳上，所有的電源管腳和接地管腳懸空，這種方法測量次數比較少，如果芯片有n個信號管腳，只需要n次ESD測試。圖2示出了芯片200中的信號管腳1和信號管腳2-8之間的ESD測試的示例，在進行ESD測試時，將信號管腳2-8并聯在一起，在信號管腳1和信號管腳2-8之間施加瞬時高壓以模擬靜電釋放，其他所有電源管腳和接地管腳都懸空，所述芯片200具有8個信號管腳，即信號1-信號8，三組電源管腳和接地管腳，即電源1、地1、電源2、地2、電源3和地3。在對芯片200進行并聯ESD測試時，不僅要對信號管腳1進行并聯ESD測試，還需要對信號管腳2-8進行并聯ESD測試。

但是，并聯ESD測試法只能覆蓋部分情況，尤其是忽略了最需要關心的測試路徑。兩個信號管腳之間的靜電泄放能力和該通路上的電阻有關，電阻越小，允許通過的電流就越大，靜電泄放能力就越強，反之相反。在圖2示出的并聯ESD測試的示例中，由于將信號管腳2-8并聯在一起，因此信號管腳1和信號管腳2-8之間的靜電瀉放能力必定大于信號管腳1和任一其他信號管腳2-8之間的靜電瀉放能力。假設信號管腳1和信號管腳5之間的通路上的電阻最大，那么兩者之間的靜電瀉放能力就最差，這樣即使圖2中的并聯ESD測試通過，在實際應用中，也同樣很可能由于信號管腳1和信號管腳5之間的靜電釋放而導致芯片被破壞，也就是說，信號管腳1和其他單個信號管腳之間的靜電瀉放能力還是未被測試到。

因此，亟待提出一種改進的ESD測試方法，不但能夠節省測試時間，還能盡可能的覆蓋全面。

【發明內容】

本部分的目的在于概述本發明的實施例的一些方面以及簡要介紹一些較佳實施例。在本部分以及本申請的說明書摘要和發明名稱中可能會做些簡化或省略以避免使本部分、說明書摘要和發明名稱的目的模糊，而這種簡化或省略不能用于限制本發明的范圍。

本發明的目的在于提供一種芯片的ESD測試方法，其不但可以提高信號管腳之間的ESD測試速度，還可以有效提高信號管腳之間的ESD測試準確性。

為解決上述問題，根據本發明的一個方面，本發明提出一種芯片的ESD測試方法，所述芯片包括至少兩個域，每個域包括有電源管腳、接地管腳和信號管腳，所述方法包括：對于每個域內的每個信號管腳，選擇該信號管腳作為第一待測信號管腳；在每個其他域內選擇且僅選擇一個信號管腳作為第二待測信號管腳，其中第二待測信號管腳與第一待測信號管腳之間的靜電釋放能力較第二待測信號管腳所在的域內的其他信號管腳與第一待測信號管腳之間的靜電釋放能力差；在第一待測信號管腳和第二待測信號管腳之間進行ESD測試。