[發明專利]具有改善的載流子遷移率的NMOS的制造方法有效
| 申請號: | 200910244132.8 | 申請日: | 2009-12-29 |
| 公開(公告)號: | CN102110611A | 公開(公告)日: | 2011-06-29 |
| 發明(設計)人: | 朱慧瓏;尹海洲;駱志炯 | 申請(專利權)人: | 中國科學院微電子研究所 |
| 主分類號: | H01L21/336 | 分類號: | H01L21/336;H01L21/768 |
| 代理公司: | 北京市立方律師事務所 11330 | 代理人: | 張磊 |
| 地址: | 100029 *** | 國省代碼: | 北京;11 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 具有 改善 載流子 遷移率 nmos 制造 方法 | ||
技術領域
本發明涉及通過應變工程來改善NMOS晶體管器件性能的制造方法,更具體地,本發明涉及通過引起溝道區的應力改變,來提高載流子的遷移率。
背景技術
隨著半導體技術的發展,具有更高性能和更強功能的集成電路要求更大的元件密度,而且各個部件、元件之間或各個元件自身的尺寸、大小和空間也需要進一步縮小。
然而,當集成電路元件的尺寸縮小時,不可避免地損害了晶體管和其他元件運轉的恒定材料特性和物理效應。因此,已經對晶體管的設計進行了很多新的創新,以便把這些元件的性能保持到合適的水平。
場效應晶體管中保持性能的重要因素是載流子遷移率,在通過非常薄的柵介質來與溝道隔離的柵極上施加的電壓的情況下,載流子遷移率可以影響摻雜半導體溝道中流動的電流或電荷量。
已經知道,根據載流子的類型和應力方向,FET的溝道區中的機械應力可以顯著地提高或降低載流子的遷移率。在FET中,拉應力能夠提高電子遷移率,降低空穴遷移率,可以有利地提高NMOS的性能;而壓應力可以提高空穴遷移率,降低電子遷移率,可以有利地提高PMOS的性能。現有技術中已經提出了大量的結構和材料用于在半導體材料中包含拉力或者壓力,例如在US2006/0160317中,就提出了一種在MOSFET器件上通過沉積應力層,并選擇性地刻蝕全部或者部分柵極層,來提高溝道中的載流子遷移率的方案。
然而,現有技術通常通過設置單獨的應力層或者應力界面來改變載流子的遷移率,這將不利于器件尺寸的持續縮小,并且導致復雜的制造工藝。而且隨著目前半導體器件尺寸的減小,相應的溝道區域也隨之減小。因此,當應力材料膨脹時,對于施加在溝道區域兩側的源極和/或漏極區域應力材料,其相應增加的應力非常有限,從而不能夠很好地改善MOSFET晶體管,尤其是N-FET晶體管的性能,這樣,其對應構成的COMS電路的性能也相應地較差。因此,需要提供一種新的半導體器件的制造方法,能夠使得在不使用單獨的應力層的情況下,提高NMOS器件的溝道區的載流子遷移率,降低器件的尺寸并簡化制造工藝。
發明內容
鑒于上述問題,本發明提供一種具有改善的載流子遷移率的N型場效應晶體管器件的制造方法:在襯底上形成N型場效應晶體管器件,所述器件具有包括柵極介質層、金屬柵層和偽柵極層的柵堆疊;覆蓋所述器件的源極區、漏極區和柵堆疊形成接觸刻蝕停止層;在所述接觸刻蝕停止層中分別形成位于源極區和漏極區上方的第一對接觸孔,所述接觸孔臨近所述柵堆疊設置;在所述第一對接觸孔中形成具有拉應力性質的材料,從而對所述器件的溝道區域施加拉應力;移除所述偽柵極層,以提高溝道區域的拉應力。所述具有拉應力性質的材料優選為鎢。
進一步地,可以在在移除所述偽柵極層的步驟之后,在所述金屬柵層上形成應力層或者非應力層。在形成應力層的情況下,可以在所述金屬柵層上沉積金屬連接層,例如Al。在形成非應力層的情況下,可以在所述金屬柵極層上沉積具有壓應力性質的應力層,例如氮化物層,以進一步提高溝道區域的拉應力。
可以在器件上進一步形成保護層和層間介質層,并在所述保護層和層間介質層中形成與所述第一對接觸孔聯通的第二對接觸孔,在所述第二對接觸孔中沉積接觸材料。這樣就可以通過兩個獨立的工藝形成接觸孔和金屬接觸,從而有利地降低了金屬填充的難度。
附圖說明
圖1-7示出了根據本發明的實施例的N型場效應晶體管器件的不同階段的示意性截面圖;
圖8示出了根據本發明的實施例的N型場效應晶體管的制造方法的流程圖。
具體實施方式
下文的公開提供了許多不同的實施例或例子用來實現本發明的不同結構。為了簡化本發明的公開,下文中對特定例子的部件和設置進行描述。當然,它們僅僅為示例,并且目的不在于限制本發明。此外,本發明可以在不同例子中重復參考數字和/或字母。這種重復是為了簡化和清楚的目的,其本身不指示所討論各種實施例和/或設置之間的關系。此外,本發明提供了的各種特定的工藝和材料的例子,但是本領域普通技術人員可以意識到其他工藝的可應用于性和/或其他材料的使用。另外,以下描述的第一特征在第二特征之“上”的結構可以包括第一和第二特征形成為直接接觸的實施例,也可以包括另外的特征形成在第一和第二特征之間的實施例,這樣第一和第二特征可能不是直接接觸。應當注意,在附圖中所圖示的部件不一定按比例繪制。本發明省略了對公知組件和處理技術及工藝的描述以避免不必要地限制本發明。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中國科學院微電子研究所,未經中國科學院微電子研究所許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200910244132.8/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





