[發(fā)明專利]一種半導(dǎo)體器件及其形成方法

有效

• 申請?zhí)枺?/td>: 200910243970.3
• 申請日: 2009-12-28
• 公開（公告）號: CN101840887A
• 公開（公告）日: 2010-09-22
• 發(fā)明（設(shè)計）人: 尹海洲;朱慧瓏;駱志炯
• 申請（專利權(quán)）人: 中國科學(xué)院微電子研究所
• 主分類號: H01L21/8234
• 分類號: H01L21/8234;H01L27/088;H01L29/08
• 代理公司: 北京市立方律師事務(wù)所 11330
• 代理人: 張磊

技術(shù)領(lǐng)域

本發(fā)明涉及一種半導(dǎo)體器件及其形成方法，特別是涉及一種降低了源/漏擴展區(qū)電阻的半導(dǎo)體器件及其形成方法。

背景技術(shù)

隨著集成電路的發(fā)展，MOS晶體管尺寸不斷縮小，從而不可避免地對晶體管內(nèi)部的物理效應(yīng)產(chǎn)生影響，為此，人們對晶體管的設(shè)計進行了很多改進，以便使晶體管的性能能夠滿足集成電路發(fā)展的需求。例如，為了抑制短溝道效應(yīng)，人們采用了在源/漏擴展區(qū)形成淺結(jié)的方法，如公告號為CN101459081A的專利申請中所披露的那樣，該發(fā)明通過在柵極兩側(cè)的半導(dǎo)體襯底內(nèi)進行一次有角度的離子注入，形成了源/漏極延伸區(qū)，成功生成了超淺結(jié)，降低了小尺寸MOS晶體管的短溝道效應(yīng)。

雖然上述發(fā)明能夠形成超淺結(jié)、降低短溝道效應(yīng)，但是其同時也會帶來高的寄生電阻，不利于晶體管性能的提高。眾所周知，源/漏擴展區(qū)的電阻與摻雜濃度、載流子遷移率以及結(jié)深有關(guān)，因此，對于淺結(jié)源/漏擴展區(qū)，要實現(xiàn)足夠低的電阻變得越來越具挑戰(zhàn)性，如果不能降低和控制源/漏擴展區(qū)的電阻將最終影響器件的性能。為了降低源/漏擴展區(qū)電阻，已有大量的工作關(guān)注于如何改善離子注入和退火工藝來提高摻雜濃度，減小雜質(zhì)擴散。例如在公告號為CN101207020A的專利申請中所披露出一種在形成超淺結(jié)的過程中采用峰值退火的方法，其中，在退火過程中通入氧氣，在抑制超淺結(jié)結(jié)深擴散的同時，減少了摻雜離子的擴散，從而提高了摻雜濃度。

雖然通過改善離子注入和退火工藝能夠提高摻雜濃度，減小雜質(zhì)擴散，但是，由于雜質(zhì)固溶度的制約，摻雜濃度的上限受到了限制，因此要想繼續(xù)提高晶體管的性能，降低源/漏擴展區(qū)的電阻，需要尋找另外的解決方法。

發(fā)明內(nèi)容

為克服上述現(xiàn)有技術(shù)中存在的缺陷，本發(fā)明的一個目的是提供一種能夠降低源/漏擴展區(qū)電阻的半導(dǎo)體器件的形成方法，該方法通過在源/漏極擴展區(qū)表面上形成功函數(shù)調(diào)諧層，有效降低了源/漏極擴展區(qū)的電阻。

本發(fā)明另一個目的是提供了一種根據(jù)上述方法形成的半導(dǎo)體器件，該器件在源/漏極擴展區(qū)表面形成有功函數(shù)調(diào)諧層，從而有效提高源/漏極擴展區(qū)載流子濃度，降低了源/漏擴展區(qū)的電阻，提高了器件的性能。

為了實現(xiàn)本發(fā)明的上述目的，根據(jù)本發(fā)明的第一個方面，本發(fā)明提供了一種半導(dǎo)體器件的形成方法，其包括如下步驟：

a)將半導(dǎo)體襯底中隔離為至少兩個小區(qū)；b)在第一小區(qū)中形成位于半導(dǎo)體襯底中的屬于NMOS器件的第一源極擴展區(qū)和第一漏極擴展區(qū)，以及在所述半導(dǎo)體襯底上的、位于第一源極擴展區(qū)和第一漏極擴展區(qū)之間的第一柵極介質(zhì)層和第一柵電極層；在第二小區(qū)中形成位于半導(dǎo)體襯底中的屬于PMOS器件的第二源極擴展區(qū)和第二漏極擴展區(qū)，以及在所述半導(dǎo)體襯底上的、位于第二源極擴展區(qū)和第二漏極擴展區(qū)之間的第二柵極介質(zhì)層和第二柵電極層；c)在所述第一源極擴展區(qū)和第一漏極擴展區(qū)上方、形成第一功函數(shù)調(diào)諧層，所述第一功函數(shù)調(diào)諧層的功函數(shù)或等效功函數(shù)接近或低于硅的導(dǎo)帶邊緣，在所述第二源極擴展區(qū)和第二漏極擴展區(qū)上方、形成第二功函數(shù)調(diào)諧層，所述第二功函數(shù)調(diào)諧層的功函數(shù)或等效功函數(shù)接近或大于硅的價帶邊緣；e)在所述第一區(qū)域中形成第一源極區(qū)和第一漏極區(qū)域，并且在所述第二區(qū)域中形成第二源極區(qū)和第二漏極區(qū)域。

根據(jù)本發(fā)明的另一個方面，本發(fā)明提供了一種利用上述方法形成的半導(dǎo)體器件，其包括：半導(dǎo)體襯底，該半導(dǎo)體襯底被隔離成至少兩個小區(qū)；在第一小區(qū)的半導(dǎo)體襯底中的屬于NMOS器件的第一源極擴展區(qū)和第一漏極擴展區(qū)，以及在所述半導(dǎo)體襯底上的、位于第一源極擴展區(qū)和第一漏極擴展區(qū)之間的第一柵極介質(zhì)層和第一柵電極層，在第二小區(qū)的半導(dǎo)體襯底中的屬于PMOS器件的第二源極擴展區(qū)和第二漏極擴展區(qū)，以及在所述半導(dǎo)體襯底上的、位于第二源極擴展區(qū)和第二漏極擴展區(qū)之間的第二柵極介質(zhì)層和第二柵電極層；位于第一源極擴展區(qū)和第一漏極擴展區(qū)上方的第一功函數(shù)調(diào)諧層，所述第一功函數(shù)調(diào)諧層的功函數(shù)或等效功函數(shù)接近或低于硅的導(dǎo)帶邊緣，位于第二源極擴展區(qū)和第二漏極擴展區(qū)上方的第二功函數(shù)調(diào)諧層，所述第二功函數(shù)調(diào)諧層的功函數(shù)或等效功函數(shù)接近或大于硅的價帶邊緣；以及第一源、漏極區(qū)域和第二源、漏極區(qū)域。