[發明專利]一種制備體硅圍柵金屬半導體場效應晶體管的方法

有效

• 申請號: 200910243780.1
• 申請日: 2009-12-24
• 公開（公告）號: CN102110648A
• 公開（公告）日: 2011-06-29
• 發明（設計）人: 宋毅;周華杰;徐秋霞
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L21/8238
• 分類號: H01L21/8238;H01L21/336
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 周長興

技術領域

本發明屬于微電子納米尺度互補金屬氧化物半導體器件(CMOS)及極大規模集成技術領域，特別是指一種基于準平面工藝制備體硅圍柵金屬半導體場效應晶體管(MOSFETs)的方法。

背景技術

納米CMOS器件繼續按照Moore定律向前發展，持續縮小平面體硅器件的尺寸遇到了嚴峻的挑戰，各種新結構器件應運而生，器件的柵結構從最初的單柵發展到雙柵、三柵，到完全包圍溝道的圍繞柵結構，柵控能力和抑制短溝道效應的能力隨著柵的數目的增多而不斷增強。具有包圍溝道結構和準彈道輸運特征的納米線圍柵MOSFET由于有很強的柵控能力和縮小尺寸的能力而成為集成電路技術發展預測路線圖22nm及其以下技術節點的有力競爭者。

目前國內外有初步研究成功制備了納米線圍柵MOSFET的報道，表明圍柵納米線結構有近乎完美的抑制短溝道效應的能力、優異的驅動性能和關態特性。由于SOI襯底存在天然的BOX氧化層作為犧牲層，制備圍柵結構更為容易，因此還是以SOI襯底為主。但是采用體硅襯底相對SOI襯底有非常明顯的優勢：

一)消除了SOI襯底存在自加熱效應和浮體效應；

二)避免了復雜的源漏工程以降低源漏寄生電阻；

三)普通體硅襯底的價格較SOI圓片要便宜許多；

四)與傳統體硅工藝完全兼容。

在體硅上制備圍柵器件主要的困難在于形成犧牲層，迄今為止，為數不多的報道的采用體硅襯底的制備方法或需要復雜且昂貴的外延SiGe作為犧牲層的大馬士革假柵工藝，或直接各向同性刻蝕Si而造成對襯底的污染，另外還無可避免地造成了大的寄生電容電阻，更重要的是，復雜的立體工藝大大加大了制備的難度，很難借用已有成熟的主流平面工藝。這些都存在明顯的缺點和進一步縮小尺寸的局限性。

制備體硅圍柵納米線MOSFET，還有很多的問題要解決。在選擇具體實施方案時首先要考慮很多因素，比如：

(1)與CMOS工藝的兼容性要好，應盡量避免造成工藝的不確定性和增加工藝難度，如果采用準平面工藝可借鑒已有的平面工藝技術，大大降低工藝的風險和不確定性；

(2)工藝的簡化，可靠性和可重復性。工藝的簡化對于提高成品率至關重要。要降低線邊緣粗糙度、膜厚的非均勻性，盡可能地減小工藝浮動對器件性能的影響；

(3)進一步縮小尺寸的能力。

有必要尋找新的、易于集成到平面CMOS工藝中去的體硅納米線圍繞柵MOSFETs的制備方法。

發明內容

本發明目的在于提供一種易于集成的、與平面CMOS工藝兼容性好的體硅圍柵金屬半導體場效應晶體管(MOSFETs)的制備方法。

為了實現上述目的，本發明提供的基于準平面工藝制備體硅圍柵納米線金屬半導體場效應晶體管的方法，其主要步驟是：

1)N阱和P阱形成；

2)場區光刻，場區注入，局部氧化隔離或淺槽隔離；

3)墊積緩沖SiO₂氧化層/SiN介質層；

4)正性電子束曝光并刻蝕介質層形成凹槽；

5)墊積緩沖SiO₂氧化層和SiN并刻蝕形成側墻；

6)各向同性刻蝕Si；

7)第一步干氧氧化；

8)濕法腐蝕去除剩余的SiN；

9)第二步干氧氧化形成納米線；

10)墊積并各向異性刻蝕硅酸四乙酯或低溫墊積氧化物，然后平坦化表面；

11)濕法刻蝕各向同性釋放納米線；

12)淀積柵介質；

13)淀積柵電極材料；

14)各向異性刻蝕柵電極；

15)各向同性刻蝕柵電極；

16)源漏延伸區注入；

17)各向同性淀積SiN并各向異性刻蝕形成側墻；

18)源漏深注入；

19)形成硅化物；

20)金屬化；

所述的方法中，所述步驟3中淀積緩沖SiO₂氧化層厚度為5-50nm，墊積SiN厚度為20-800nm。

所述的方法中，所述步驟4中正性電子束曝光采用正性電子束光刻膠；相鄰的介質凹槽的刻蝕采用氟基反應離子刻蝕；相鄰的硅凹槽的刻蝕采用氯基反應離子刻蝕。

所述的方法中，所述步驟5中墊積的緩沖氧化層厚度為5-15nm和SiN厚度為20-80nm并刻蝕形成側墻；

所述的方法中，所述步驟6中各向同性刻蝕Si深度為20-80nm。

所述的方法中，所述步驟7中干氧氧化的厚度為40-100nm，步驟9中干氧氧化的厚度為10-60nm。