[發明專利]一種APB總線系統及一種芯片

有效

• 申請號: 200910243417.X
• 申請日: 2009-12-21
• 公開（公告）號: CN101876960A
• 公開（公告）日: 2010-11-03
• 發明（設計）人: 余娜敏
• 申請（專利權）人: 北京中星微電子有限公司
• 主分類號: G06F13/38
• 分類號: G06F13/38;G06F13/42
• 代理公司: 北京潤澤恒知識產權代理有限公司 11319
• 代理人: 蘇培華

技術領域

本發明涉及電子技術領域，特別是涉及一種APB總線系統及一種芯片。

背景技術

隨著芯片集成度、復雜度和功能需求的增加，特別是多媒體應用的增加，電源功耗也隨之大幅提升。為減少電源能量的消耗和簡化接口的復雜度，基于ARM(Advanced?RISC?Machines)core處理器的總線AMBA(AdvancedMicrocontroller?Bus?Architecture)協議中，對于低帶寬的外圍設備使用了APB(Advanced?Peripheral?Bus)協議。由于APB總線上一般可以帶多個設備，并且總線時鐘較快，如何最優化的實現低功耗的APB總線，對降低系統的電源消耗起到很大的作用。

而電子邏輯狀態翻轉時產生的動態功耗占數字電路系統總功耗的一大部分。要想更好的降低系統的電源功耗，必須盡量減少系統中無意義的邏輯狀態翻轉。

參考圖1，示出了現有技術一種APB總線系統示意圖。APB總線系統主要由作為主模塊的APB橋，以及APB從模塊組成。圖中，整個APB總線上有5個APB從模塊。對于每一個APB從模塊都有一個APB接口，其APB接口的寫讀操作的時序如圖2和圖3所示。其中，時鐘信號PCLK，地址信號PADDR，讀寫控制信號PWRITE，選擇信號PSEL，使能信號PENABLE和寫數據信號PWDATA為APB從模塊的輸入信號，讀數據信號PRDATA為輸出信號；對于每一個APB從模塊都有一個獨立的PSEL輸入信號和PENABLE輸入信號。而其它信號都是所有APB從模塊共用APB總線上的信號線。

讀寫操作開始時，地址信號PADDR，讀寫控制信號PWRITE和選擇信號PSEL會在同一個時鐘(如T2)的上升沿后發生改變，在下一個時鐘的上升沿(如T3)，使能信號PENABLE置‘1’，然后在下一個時鐘上升沿(如T4)完成讀寫的操作。在整個操作結束之前，地址信號PADDR，讀寫控制信號PWRITE和選擇信號PSEL都需要保持穩定。

APB總線上一般接入APB多個從模塊，并且有很好的延展性，可以很容易增加需要的APB從模塊或刪除多余的APB從模塊。每個APB模塊都需要接入波形中的各個總線信號，且各模塊對應不同的地址分配。

對于某個APB從模塊，當發生讀寫操作時，它接入的選擇信號PSEL和使能信號PENABLE才會置‘1’。但地址信號PADDR的地址線都接在同一組源上，不管該模塊發不發生讀寫操作，32位的地址線都會發生變化。這樣，地址線連接的所有組合邏輯，包括多個32位地址譯碼器及相關邏輯都會發生翻轉。但同一時刻只能有一個模塊的寄存器是被選中進行讀寫操作，因此，其它所有未選中的APB從模塊及其存儲單元的相關判斷的電路發生的邏輯狀態翻轉都是無效翻轉。由于總線的讀寫時鐘很高，而且這種讀寫操作不斷的進行，所以芯片中這些電子邏輯的無效翻轉發生的頻率會非常高，對有限電源的利用是一種很大的浪費。

總之，需要本領域技術人員迫切解決的一個技術問題就是：如何能夠減少無意義的電子邏輯狀態翻轉，以降低芯片系統的電源功耗。

發明內容

本發明所要解決的技術問題是提供一種APB總線系統及一種芯片，用以減少無意義的邏輯狀態翻轉，從而降低芯片系統的電源功耗。

為了解決上述問題，本發明公開了一種APB總線系統，包括：

一個APB橋；

多個APB從模塊；

APB總線，與所述APB橋相連，其具有多個APB接口，用于在所述APB橋和多個APB從模塊之間傳遞總線信號，其中，所述總線信號包括地址信號和針對每個APB從模塊的選擇信號；以及

地址控制電路，其一端與所述APB從模塊相連，另一端與所述APB接口相連，用于基于輸入的地址信號和選擇信號進行邏輯與運算，并將所述邏輯運算結果輸出給相應APB從模塊的地址線。

優選的，所述總線信號還包括系統時鐘信號；

所述地址控制電路包括：

一個D觸發器，包括：

兩個第一輸入端，其中，所述兩個第一輸入端分別接收所述系統時鐘信號和選擇信號；以及

一個第一輸出端；以及

一個與門電路，包括：

兩個第二輸入端，其中的一個與所述第一輸出端相連，另一個接收所述地址信號；以及

一個第二輸出端，與相應APB從模塊的地址線相連。

優選的，所述APB從模塊包括：

地址譯碼電路，與所在APB從模塊的地址線相連，用于在該地址線上輸出的地址處于未溢出狀態時，對該地址進行譯碼計算。

本發明還公開了一種芯片，包括：

CPU，