[發明專利]一種多核系統中對內存訪問的優化方法和系統

有效

• 申請號: 200910243195.1
• 申請日: 2009-12-31
• 公開（公告）號: CN101719105A
• 公開（公告）日: 2010-06-02
• 發明（設計）人: 米偉;馮曉兵;賈耀倉
• 申請（專利權）人: 中國科學院計算技術研究所
• 主分類號: G06F12/08
• 分類號: G06F12/08
• 代理公司: 北京律誠同業知識產權代理有限公司 11006
• 代理人: 祁建國;梁揮

技術領域

本發明涉及動態隨機存儲器(Dynamic?Random?Access?Memory，DRAM) 訪存優化技術領域，特別是涉及一種多核系統中對內存訪問的優化方法和系 統。

背景技術

計算機執行程序主要包括運算和取數兩類操作。目前計算機中處理器的運 算速度要遠遠高于從DRAM中取數的速度，因此，如何優化DRAM的訪問速度， 提高從DRAM中取數的速度，是眾多公司和研究機構致力于研究的問題。

DRAM系統包括多個存儲體(bank)，這些bank能夠被同時訪問。每一個 bank是由若干DRAM存儲單元按行和列組成的方陣。每一個bank都包括一個 行緩存(row?buffer)來保存最近一次訪問的行中的數據。行緩存的大小通常 為2K字節或者4K字節。DRAM訪問的延遲依賴于DRAM訪問是行緩存命中還是 失效。如果對DRAM某一個bank的訪問請求與上一次對該bank的訪問請求訪 問的是相同行，那么這一次的DRAM訪問請求是行緩存命中的。如果對DRAM 某一個bank的訪問請求與上一次對該bank的訪問請求訪問的是不同行，那么 就會發生一次行緩存沖突，這一次的DRAM訪問請求就是行緩存失效的。行緩 存命中的DRAM訪問時間大約是行緩存失效的DRAM訪問時間的一半。因此如何 降低DRAM行緩存沖突、降低DRAM行緩存的失效率是優化DRAM的訪問速度的 重要方法。一個程序可能同時有多個訪問請求訪問DRAM，這些訪問請求彼此 之間可能存在行緩存沖突，我們把來自同一個程序的不同訪問請求之間發生的 行緩存沖突稱為程序內行緩存沖突。如果DRAM系統的bank數越多，這些訪問 請求發生沖突的概率就越小。在多核系統下，同時會有多個DRAM訪問請求來 自于同時執行的多個不同程序，來自不同程序的訪問請求彼此之間會相互沖 突，我們把來自不同程序的訪問請求之間發生的行緩存沖突稱為程序間行緩存 沖突。在多核系統下優化DRAM行緩存命中率的目標就是要使程序間行緩存沖 突和程序內行緩存沖突之和最小。

現有的技術通過在內存控制器中增加硬件邏輯來提高單個程序執行在 DRAM行緩存中的命中率。一類是通過增加DRAM訪存請求調度器，把內存控制 器訪存隊列當中訪問DRAM相同bank相同行的請求調度到相鄰位置，這樣能夠 提高DRAM行緩存的命中率。另一類是在內存控制器中采用基于XOR操作的地 址映射方法，即在DRAM訪問請求的物理地址到DRAM存儲單元空間的地址映射 之間，加上一個XOR操作，這樣做的目的是破壞多級存儲地址映射的對稱性： 使發生最后一級cache(處理器最后一級高速緩存)沖突失效的多個訪存請求 盡量被映射到不同bank，從而提高DRAM行緩存的命中率。

現有的方法雖然能夠改善DRAM的行緩存命中率，但由于是通過增加硬件 邏輯來進行優化，因而會受到下面的限制：DRAM訪存調度器受到內存控制器 訪存隊列長度的限制，同時它也受到處理器中指令執行窗口隊列長度的限制， 因此調度能夠作用的訪存請求范圍有限。而XOR地址映射方法因為是硬件機 制，不能夠針對不同程序給出與之相適應的辦法，因此也不可能把每一個程序 優化得很好。此外，這些已有的方法都是針對單個程序，只考慮如何降低單個 程序的程序內行緩存沖突，沒有考慮多核系統下存在的程序間行緩存沖突。

發明內容

本發明的目的在于提供一種多核系統中對內存訪存的優化方法和系統。其 能夠顯著降低多核系統中總的行緩存沖突，降低多核系統中總的行緩存失效 率，改善系統性能。

為實現本發明的目的而提供的一種多核系統中對內存訪存的優化方法，包 括下列步驟：

步驟100.在中央處理器的最后一級緩存中添加異或緩存映射機制來計算 緩存的索引；

步驟200.對操作系統中同時執行的多個目標程序中的每一個程序，利用 操作系統中的頁著色分配算法分別通過剖析測試得到每一個目標程序的失效 率曲線和敏感度曲線；

步驟300.根據所述失效率曲線和敏感度曲線，計算適合目標程序集合的 劃分策略以降低多核系統中總的行緩存失效率，達到多核系統中對內存訪存的 優化。

如果操作系統不支持頁著色的分配算法，則在步驟100之前，還包括步驟 100’.為操作系統中添加頁著色的分配算法，采用proc文件系統作為控制目 標程序占有哪些顏色的接口。