[發明專利]一種高斯白噪聲發生器及實現方法

無效

• 申請號: 200910242805.6
• 申請日: 2009-12-17
• 公開（公告）號: CN101807880A
• 公開（公告）日: 2010-08-18
• 發明（設計）人: 申艷
• 申請（專利權）人: 北京交通大學
• 主分類號: H03B29/00
• 分類號: H03B29/00
• 代理公司: 北京市商泰律師事務所 11255
• 代理人: 毛燕生

技術領域

本發明涉及噪聲發生器技術領域，尤其涉及一種高斯白噪聲發生器及實現方法。

背景技術

現有的硬件高斯噪聲發生器通常分為物理噪聲發生器和數字合成噪聲發生器兩類。雖然物理噪聲發生器精度較高，但是實現電路較為復雜，所以在工程中多選用數字式噪聲發生器。實際應用中，希望設計的噪聲發生器的輸出在時域具有很好的高斯特性，同時在頻域也具有大帶寬，然而由于這兩者之間的矛盾性，無法同時獲得良好的時域高斯特性和頻域上的大帶寬。也就是說，現有的數字噪聲發生器存在的缺點是：盡管能獲得輸出噪聲的統計特性，但是輸出噪聲的帶寬很窄。

發明內容

為了克服現有技術中的不足，本發明提供一種數字式高斯白噪聲發生器，在獲得好的時域高斯噪聲信號的同時，得到盡可能大的輸出帶寬。

本發明提供一種的噪聲發生器可產生帶寬3MHz-45MHz該高斯白噪聲發生器在獲得時域良好的高斯統計特性的同時，可輸出的最大帶寬是45MHz。

通過本發明提供的數字式高斯白噪聲發生器可實現本發明的發明目的。本發明的數字式高斯白噪聲發生器包括：

偽隨機序列生成器，用于產生偽隨機序列；優選地，采用FPGA芯片實現該偽隨機序列生成器；

FIR濾波器，其輸入端接收偽隨機序列生成器生成的偽隨機序列，該FIR濾波器用于對所述偽隨機序列進行濾波，獲得帶限高斯白噪聲序列；優選地，FIR濾波器也通過該FPGA芯片實現；

數模轉換器(DAC)，其輸入端接收FIR濾波器輸出的帶限高斯白噪聲序列，DAC將該所述帶限高斯白噪聲序列的數字信號轉為模擬信號；

低通濾波器，其輸入端接收數模轉換器DAC輸出的高斯白噪聲，該低通濾波器將高斯白噪聲的無用高次諧波濾除，然后輸出到高速放大器；優選地，低通濾波器采用LC電路實現；

高速放大器，其輸入端接收低通濾波器輸出的高斯白噪聲，然后將其放大并輸出到基帶噪聲；優選地，高速放大器采用運放芯片實現。

優選地，所述偽隨機序列是在FPGA(Field?Programmable?Gate?Array)平臺上生成高速m序列偽隨機碼。

優選地，對所述序列進行FIR(Finite?Impulse?Response，有限沖激響應)數字濾波處理得到帶限高斯白噪聲數字序列。

優選地，將得到的帶限高斯白噪聲數字序列通過高速DAC(Digital?AnalogConverter，數模轉換器)和濾波放大，即轉換為模擬高斯白噪聲信號。

優選地，將得到的模擬高斯白噪聲信號通過LC低通濾波器電路進行濾波。

優選地，將得到的低通濾波后的模擬高斯白噪聲通過高速放大電路進行放大。

通過本發明的數字式高斯白噪聲發生器實現在獲得好的時域高斯噪聲信號的同時，得到盡可能大的輸出帶寬。

附圖說明

圖1是按照本發明的一個實施方式的高斯白噪聲發生器示意框圖。

圖2是按照本發明的一個實施方式的用采樣頻率歸一化后的m序列功率譜密度示意圖。

圖3是按照本發明的一個實施方式的FIR濾波器示意結構圖。

圖4是按照本發明的一個實施方式的FIR濾波器加權參數曲線。

圖5是按照本發明的一個實施方式的輸出不同噪聲帶寬的模擬信號采樣統計的直方圖和頻譜圖。

圖6是按照本發明的一個實施方式的m序列生成裝置的結構示意圖。

圖7是按照本發明的另一個實施方式的高斯白噪聲發生器示意框圖。

圖8是按照本發明的一個實施方式的Gold碼序列生成裝置的結構示意圖。

為了進一步說明本發明的原理及特性，以下結合附圖和具體實施方式對本發明進行詳細說明。

具體實施方式

下面結合附圖詳細描述本發明的具體實施方式。

圖1是按照本發明的一個實施方式的高斯白噪聲發生器示意框圖。

如圖1所示，按照本發明的一個實施方式，高斯白噪聲發生器包括：

偽隨機序列生成器，用于產生偽隨機序列。在本實施方式中，優選地，偽隨機序列生成器是m序列生成裝置，并通過FPGA芯片實現所述m序列生成裝置。

FIR濾波器，其通過FPGA芯片內部連接到m序列生成裝置的輸出，對m序列生成裝置產生的m序列進行濾波，獲得帶限高斯白噪聲序列。優選地，FIR濾波器同樣通過FPGA芯片實現。

數模轉換器(DAC)，其通過多路數據電路連接到FIR濾波器的輸出，將所述帶限高斯白噪聲序列的數字信號轉為模擬信號。通過DAC芯片內置的電路功能實現該轉換，轉換后的模擬信號是帶限模擬高斯白噪聲信號。