[發明專利]并行無數據輔助時鐘恢復方法及其系統

有效

• 申請號: 200910241629.4
• 申請日: 2009-11-27
• 公開（公告）號: CN101719819A
• 公開（公告）日: 2010-06-02
• 發明（設計）人: 張彧;萬曉峰;楊再初;張國敬;邱松;楊知行
• 申請（專利權）人: 清華大學
• 主分類號: H04L7/00
• 分類號: H04L7/00
• 代理公司: 北京路浩知識產權代理有限公司 11002
• 代理人: 胡小永

1.一種并行無數據輔助時鐘恢復方法，該方法包括步驟：

S1.將接收到的數據存儲到RAM或FIFO中；

S2.在數據存儲到RAM的同時，執行并行循環Gardner算法，從 所述RAM中讀取數據，進行時鐘恢復；

S3.執行并行Gardner算法，從所述FIFO中讀取數據，進行時鐘 恢復；

S4.輸出最終時鐘恢復數據；

在步驟S1中，將前N_R個符號數據存儲到所述RAM中，從第 N_R+1個符號數據開始，將剩余符號數據存儲到所述FIFO中；

步驟S2進一步包括：

S21.初始化并行循環Gardner算法的各參數，設定讀取次數；

S22.從所述RAM中讀取數據；

S23.內插輸入控制；

S24.插值運算；

S25.內插輸出控制及丟點處理；

S26.m倍抽取，輸出只包含零點及最佳采樣點的數據；

S27.計算時鐘誤差；

S28.環路濾波；

S29.內插控制；

S210.若達到設定的讀取次數，結束時鐘恢復，否則，返回步驟 S22；

在步驟S22中，從所述RAM中正反相間讀取數據，每次讀取 N_P個符號數據作為一個數據組輸出，同時標識發生正反轉換的數據 組，并記錄正向或反向最后一個數據在所述標識的數據組中的位置；

在步驟S23中，內插輸入控制的方法為：接收從所述RAM中讀 取的數據，更新數據緩存區，然后輸出N_P路數據，每路數據包括N_I 個符號，N_I為參與插值運算的數據數；

在步驟S24中，進行N_P路并行插值運算，輸出N_P個插值后數據；

在步驟S25中，內插輸出控制的方法為：將N_P個插值后的有效 數據寫入執行內插輸出控制的單元的FIFO中，若所述執行內插輸出 控制的單元的FIFO中寫入的有效數據長度大于等于N_P，則并行輸出 N_P個數據，否則不輸出數據，所述丟點處理在正反轉換處完成；

在步驟S27中，采用并行算法同時計算多路誤差，輸出多路誤差 的和；

在步驟S29中，根據上一個數據組插值后數據是否跳點、以及本 數據組是否發生正反轉換來計算內插控制參數，并標識每一路插值計 算數據是否有效；

步驟S3進一步包括步驟：

S31.初始化并行Gardner算法的各參數；

S32.從所述FIFO中讀取數據；

S33.內插輸入控制；

S34.插值運算；

S35.內插輸出控制；

S36.m倍抽取，輸出只包含零點及最佳采樣點的數據；

S37.計算時鐘誤差；

S38.環路濾波；

S39.內插控制；

S310.若FIFO為空，則時鐘恢復結束，否則，返回步驟S32；

在步驟S32中，從所述FIFO中按順序讀取數據，每次讀取N_P個符號數據作為一個數據組輸出，直至所述FIFO為空；

在步驟S33中，內插輸入控制的方法為：接收從所述FIFO中讀 取的數據，更新數據緩存區，然后輸出N_P路數據，每路數據包括N_I個符號，N_I為參與插值運算的數據數；

在步驟S34中，進行N_P路并行插值運算，輸出N_P個插值后數據；

在步驟S35中，內插輸出控制的方法為：將所述N_P個插值后有 效數據寫入執行內插輸出控制的單元的FIFO中，若所述執行內插輸 出控制的單元的FIFO中寫入的有效數據長度大于等于N_P，則并行輸 出N_P個數據，否則不輸出數據；

在步驟S37中，采用并行算法同時計算多路誤差，輸出多路誤差 的和；

在步驟S39中，根據上一個數據組插值后數據是否跳點計算內插 控制參數，并標識每一路插值計算數據是否為有效。