[發明專利]半導體器件及其制造方法有效
| 申請號: | 200910238768.1 | 申請日: | 2009-11-24 |
| 公開(公告)號: | CN102074479A | 公開(公告)日: | 2011-05-25 |
| 發明(設計)人: | 駱志炯;尹海洲;朱慧瓏 | 申請(專利權)人: | 中國科學院微電子研究所 |
| 主分類號: | H01L21/336 | 分類號: | H01L21/336;H01L21/768;H01L29/78;H01L23/528 |
| 代理公司: | 中科專利商標代理有限責任公司 11021 | 代理人: | 倪斌 |
| 地址: | 100029 *** | 國省代碼: | 北京;11 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 半導體器件 及其 制造 方法 | ||
技術領域
本發明涉及半導體領域,具體地,涉及一種半導體器件及其制造方法,特別是涉及在柵極、源/漏極區中形成金屬硅化物的晶體管結構及其制造方法。
背景技術
隨著技術的發展,集成電路中器件的集成化程度越來越高,導致晶片上單個器件的尺寸越來越小。為了抑制器件本身尺寸的小型化而導致寄生電阻增大,提出了自對準硅化物技術。在這種技術中,在襯底上通過雜質擴散層構成的源、漏區以及由多晶硅構成的柵極處,形成金屬如鈦(Ti)、鎢(W)或鈷(Co)與半導體如Si的反應生成物即硅化物(金屬硅化物)。由于金屬硅化物僅由與源/漏極區以及柵極相接觸的金屬材料形成,因此稱之為“自對準”硅化工藝。通過形成金屬硅化物,減少各區域中的電阻率。
然而,在進行硅化時,如果存在過多的金屬,則會增大反應區域的硅化物膜的厚度。當這種金屬擴散到元件的有源區時,就在結區域中導致不必要的多余硅化反應。這會在柵極和/或源/漏極區的雜質擴散層中引起結泄漏。即,結區域中形成的金屬硅化物將會成為漏電流源。
另一方面,通過降低柵極的電阻可增加半導體器件的工作速率。因此,希望盡可能多的將柵極中的硅材料轉變成硅化物,以便降低其電阻。也就是說,通常期望在柵極中進行“完全硅化”。然而,在完全硅化柵極時,如果按照常規技術,在柵極以及源/漏區上同時進行硅化反應,那么將在源/漏區中形成過厚的金屬硅化物,從而導致不期望的漏電流。
此外,在襯底上形成柵極、源/漏極結構之后,在其上敷設一層介電層,然后在與柵極、源/漏極區相對應的部位形成接觸孔,通過在接觸孔中填入金屬例如鋁或銅來形成柵極、源/漏極連接線。由于通常的器件中柵極區高于源/漏極區,因此介電層中柵極、源/漏極區分別對應的接觸孔深度是不一樣的。這樣,例如在通過反應離子刻蝕(RIE)來形成接觸孔時,需要針對柵極、源/漏極區來分別控制刻蝕的深度,這在工藝上是困難的,尤其是在現今器件集成度越來越大的情況下。
發明內容
鑒于上述問題,提出了本發明。本發明的目的之一在于提供一種半導體器件及其制造方法,使得能夠充分降低半導體器件的柵電阻而不會導致不期望的漏電流源,同時該半導體器件的結構有利于后繼工藝中接觸孔的形成。
根據本發明的一個方面,提供了一種制造半導體器件的方法,包括:在半導體襯底中形成包括柵極、源極和漏極區的晶體管結構;執行第一硅化處理,以在源極和漏極區上形成第一金屬硅化物層;在襯底上沉積第一介電層,該第一介電層的頂部與柵極區的頂部持平;在第一介電層中與源極和漏極區相對應的部位形成接觸孔;以及執行第二硅化處理,以在柵極區、接觸孔中形成第二金屬硅化物,其中,第一金屬硅化物層使得源極和漏極區避免在第二硅化處理時再次發生硅化反應。
優選地,執行第一硅化處理的步驟包括:在襯底上沉積第一材料且進行退火,使第一材料在源極和漏極區發生硅化反應,從而形成第一金屬硅化物層。執行第二硅化處理的步驟包括:在接觸孔中注入多晶硅;以及在第一介電層上沉積第二材料且進行退火,使第二材料在柵極區以及接觸孔中發生硅化反應,從而形成第二金屬硅化物。其中,選擇第二硅化處理中的退火溫度,使得第二材料實質上不會與源極和漏極區發生反應。
優選地,第二硅化處理中的退火溫度不高于第一硅化處理中的溫度。
優選地,該方法還包括:在執行第一硅化處理之前,在柵極區上形成掩蔽層,以防止第一材料與柵極區發生反應;以及在執行第二硅化處理之前,去除該掩蔽層。
優選地,在襯底上沉積第一介電層的步驟包括:在襯底上沉積第一介電層,然后使用化學機械拋光對該第一介電層進行研磨,直至露出所述掩蔽層。
優選地,在接觸孔中注入多晶硅的步驟包括:在襯底上沉積多晶硅層,然后使用化學機械拋光對該多晶硅層進行研磨,直至露出所述掩蔽層。
優選地,柵極區包括柵極絕緣層以及多晶硅層,并且在柵極絕緣層與多晶硅層之間形成有金屬層。
優選地,該方法還包括:在執行第二硅化處理之后,在第一介電層上形成第二介電層,在該第二介電層中與柵極、源極、漏極區相對應的部位形成接觸孔,并在接觸孔中沉積金屬,以形成連接線。
根據本發明的另一方面,提供了一種半導體器件,包括:半導體襯底;在該半導體襯底中形成的晶體管結構,所述晶體管結構包括柵極、源極和漏極區;在源極和漏極區上形成的第一金屬硅化物層;在半導體襯底上形成的第一介電層,該第一介電層的頂部與柵極區的頂部持平;在第一介電層中與源極和漏極區相對應的部位中形成的接觸孔;以及在接觸孔和柵極區中形成的第二金屬硅化物,其中,第一金屬硅化物層使得源極和漏極區避免在形成第二金屬硅化物的過程中再次發生硅化反應。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中國科學院微電子研究所,未經中國科學院微電子研究所許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200910238768.1/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:擺式給礦機的動力傳動機構
- 下一篇:機械同步曲柄省力增扭機構
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





