[發明專利]一種DMA控制器的控制裝置及控制方法有效
| 申請號: | 200910238032.4 | 申請日: | 2009-11-23 |
| 公開(公告)號: | CN101702144A | 公開(公告)日: | 2010-05-05 |
| 發明(設計)人: | 錢誠;陳云霽;王玲 | 申請(專利權)人: | 北京天童芯源科技有限公司 |
| 主分類號: | G06F13/28 | 分類號: | G06F13/28 |
| 代理公司: | 北京市隆安律師事務所 11323 | 代理人: | 史霞 |
| 地址: | 100083 北京*** | 國省代碼: | 北京;11 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 dma 控制器 控制 裝置 方法 | ||
技術領域
本發明涉及一種控制裝置及控制方法,尤其涉及一種DMA(Direct?Memory?Access,存儲器直接訪問)控制器的控制裝置及控制方法。
背景技術
計算機中的軟件在執行過程中不可避免要產生訪存操作。軟件的執行其實是由指令在處理器內的流水作業完成的,當處理器接受到訪存操作指令后需要去位于處理器外部的存儲設備中讀寫數據,其數據流的速度大大慢于指令在處理器中的流動速度,這就造成了流水級中的后續相關指令需要等待訪存操作完成才能繼續執行。
DMA訪存方式不依靠處理器流水級中的訪存指令來讀取數據,它使用專門的DMA控制器,獨立的收發訪存請求,從而使得處理器可以僅僅配置一次DMA控制器就可以執行其他程序,等DMA控制器將訪存請求都執行完畢,再通知處理器繼續進行處理。這樣可以大大提高處理器的工作效率。
然而當處理器配置完DMA控制器后,如果后續的程序依賴于DMA控制器的執行結果,就不可避免的需要等待DMA控制器執行完畢。最理想的情況是將所有的這種依賴關系都消除,使得DMA控制器和處理器可以并行執行。但是做到這一點很難,很多情況下即使可以做到這一點,又會造成新的問題,即DMA控制器的每次配置和啟動需要一定的開銷。如果頻繁的啟動DMA控制器往往會由于大量的啟動開銷造成程序執行性能提升的困難。因此,實時的掌握DMA控制器的運行狀態,實時的改變DMA控制器的運行狀態對于避免大量的啟動開銷,靈活的優化軟件程序是十分重要的一項工作。
對于軟件的優化來說,對訪存請求的類型控制也是非常重要的。將各種類型的數據通過各種不同的方式,搬運(即根據讀取到的源地址信息,將源地址對應的數據寫到目的地址中去)到各種不同的地址中對于DMA控制器的設計是一種挑戰,對訪存請求支持得越全面越靈活,就越能對軟件的優化設計提供強力的支持。
發明內容
本發明針對現有技術的缺陷,提供一種對訪存請求支持更靈活的DMA控制器的控制裝置及控制方法。
本發明所述的DMA控制器的控制裝置,包括配置寄存器、狀態寄存器、以及流控制寄存器,其中,
所述配置寄存器用于接收外部實時輸入的配置信息,并將所述配置信息發送至DMA控制器,所述DMA控制器根據配置信息的不同而觸發出不同的狀態,即產生不同的操作序列,并將當前狀態信息輸出至狀態寄存器;
所述狀態寄存器用于指示當前DMA控制器的工作狀態,并可依據外部實時輸入的要求狀態改變的狀態配置信息改變其指示;
所述流控制寄存器用于根據外部實時輸入的各種DMA操作序列產生的時鐘周期以及各種DMA操作序列之間的比例關系的配置信息設置DMA控制器的各存取操作序列的時鐘周期及其占用的帶寬比例。
本發明所述的DMA控制器的控制裝置中,所述配置寄存器用于接收外部實時輸入的配置信息包括源數據起始地址、源數據格式、源數據大小、源數據在中間介質中的存儲類型、源數據經過中間介質的方式,源數據被存放到新存儲區域的目的地址、源數據在目的存儲介質中的存儲類型、目的數據大小、目的存放地址是否為循環地址以及循環地址信息,狀態寄存器的觸發條件。其中,所述目的地址為連續的地址,或者不連續的地址,或者循環重復的地址。
本發明所述的DMA控制器的控制裝置中,所述狀態寄存器根據DMA控制器產生的操作序列確定當前DMA控制器的工作狀態。
本發明所述的DMA控制器的控制裝置中,當DMA控制器的各通道同時接收到請求時,根據DMA控制器內的計數器統計各通道使用總線情況,并依據設置的各存取操作序列專用的帶寬比例選擇具有優先權限的對應通道。
本發明還提供一種DMA控制器的控制方法,設置有配置寄存器、狀態寄存器、流控制寄存器,其中,
所述配置寄存器用于接收外部實時輸入的配置信息,并將所述配置信息發送至DMA控制器,所述DMA控制器根據配置信息的不同而觸發出不同的狀態,即產生不同的操作序列,并將當前狀態信息輸出至狀態寄存器;
所述狀態寄存器用于指示當前DMA控制器的工作狀態,并可依據外部實時輸入的要求狀態改變的狀態配置信息改變其指示;
所述流控制寄存器用于根據外部實時輸入的各種DMA操作序列產生的時鐘周期以及各種DMA操作序列之間的比例關系的配置信息設置DMA控制器的各存取操作序列的時鐘周期及其占用的帶寬比例;
并執行如下步驟:
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于北京天童芯源科技有限公司,未經北京天童芯源科技有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200910238032.4/2.html,轉載請聲明來源鉆瓜專利網。





