[發明專利]一種高速LDPC碼編碼器及其編碼方法

無效

• 申請號: 200910229703.0
• 申請日: 2009-10-23
• 公開（公告）號: CN101699770A
• 公開（公告）日: 2010-04-28
• 發明（設計）人: 馬丕明;李士忠
• 申請（專利權）人: 山東大學
• 主分類號: H03M13/11
• 分類號: H03M13/11
• 代理公司: 濟南金迪知識產權代理有限公司 37219
• 代理人: 許德山

1.一種高速LDPC碼編碼器，包括一級編碼電路、二級編碼電路、暫存模塊和控制模塊， 一級編碼電路和二級編碼電路中含有反饋移位寄存器和異或門，一級編碼電路根據校驗矩陣 和信息位得到中間向量，暫存模塊為寄存器組，其特征在于兩路一級編碼電路的輸出端和兩 路暫存模塊中的寄存器輸入端相連，暫存模塊中的寄存器通過控制模塊后其輸出端和二級編 碼電路的反饋移位寄存器輸入端相連，二級編碼電路根據中間向量和校驗矩陣得到校驗位；

該編碼器的編碼過程步驟如下：

1)第一個時鐘周期，控制模塊控制一級編碼電路1開始工作，一級編碼電路2和二級編 碼電路等待，由知，此時相當于l＝1，經過一級編碼電路 計算得到y_1，1，y_2，1……y_c，1，并將這c個比特分別存入暫存模塊的c個反饋移位寄存器的第 0位；

2)第二個時鐘周期，控制模塊控制一級編碼電路1停止工作，一級編碼電路2開始工作， 一級編碼電路2計算得到y_1，2，y_2，2，……y_c，2，分別存入暫存模塊中各個反饋移位寄存器的第1 位；

3)第三個時鐘周期，一級編碼電路2停止工作，一級編碼電路1中反饋移位寄存器向右 循環移位兩次，運算得到y_1，3，y_2，3，……y_c，3，分別存入暫存模塊中各個反饋移位寄存器的第2 位；

4)第四個時鐘周期，一級編碼電路1停止工作，一級編碼電路2中反饋移位寄存器右移 兩位，運算得到y_1，4，y_2，4，……y_c，4，分別存入暫存模塊中各個反饋移位寄存器的第3位；

5)重復步驟2)、3)兩個過程，第b-1個時鐘周期，一級編碼電路2停止工作，一級編 碼電路1中反饋移位寄存器向右循環移位兩次，計算得到y_1，b-1，y_2，b-1，……y_c，b-1，分別存入暫 存模塊中各個反饋移位寄存器的第b-2位；

6)第b個時鐘周期一級編碼電路1停止工作，一級編碼電路2中反饋移位寄存器右移兩 位，得到y_1，b，y_2，b，……y_c，b，分別存入暫存模塊中各個反饋移位寄存器的第b-1位；

7)前b個時鐘后，暫存模塊中c個反饋移位寄存器中存儲的分別為y_1，1，y_1，2，……y_1，b， y_2，1，y_2，2，……y_2，b，....y_c，1，y_c，2，…，y_c，b；第b+1個時鐘周期，一級編碼電路1和一級編碼電路 2的反饋移位寄存器中存入下一個信息序列的信息，并交替工作；暫存模塊中存儲的中間向 量的信息送到二級編碼電路中的c個反饋移位寄存器中，二級編碼電路開始工作，這個時鐘 周期結束得到校驗位p_1，1，p_2，1，……，p_c，1；

8)第b+2個時鐘周期，二級編碼電路的反饋移位寄存器右移一位，計算得到校驗位 p_1，2，p_2，2，……，p_c，2；

9)重復步驟8，第2b個時鐘周期得到校驗位p_1，b，p_2，b，……，p_c，b；第一次編碼結束；重復 上述過程，可完成整個編碼過程。