[發明專利]自舉電路及采用其的移位寄存器、掃描電路及顯示裝置

有效

• 申請號: 200910224960.5
• 申請日: 2006-05-19
• 公開（公告）號: CN101729060A
• 公開（公告）日: 2010-06-09
• 發明（設計）人: 下田雅通
• 申請（專利權）人: NEC液晶技術株式會社
• 主分類號: H03K19/0185
• 分類號: H03K19/0185;G11C19/28;G09G3/20
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 李香蘭

本申請是申請日為2006年5月19日、申請號為200610106110.1的發 明申請的分案申請，該申請的發明創造名稱為自舉電路及采用其的移位寄存 器、掃描電路及顯示裝置。

技術領域

本發明涉及適用于液晶顯示裝置或有機EL顯示裝置等顯示裝置的驅動電路 的自舉電路(bootstrap?circuit)等。

背景技術

近年來，各像素中集成有源元件即薄膜晶體管的有源矩陣型顯示裝置 正在普及。尤其是在移動電話等便攜設備中，由于采用多晶硅晶體管的有 源型液晶顯示裝置可使裝置小型化，故正被人們廣泛使用。多晶硅薄膜晶 體管由于比非晶硅薄膜晶體管的可動性高，故除了構成像素的像素晶體管 之外，連驅動電路都容易由同一制造工序形成于像素部的周邊。在驅動電 路中，有分別驅動多條相互垂直的掃描線(柵極線)及多條信號線(源極 線)的柵極線驅動電路及源極線驅動電路。在上述柵極線驅動電路及上述 源極線驅動電路中，使用由多個移位寄存器構成的掃描電路。

在構成這樣的掃描電路的移位寄存器中，一般使用由n溝道型晶體管 和p溝道型晶體管組合而成的CMOS電路。

然而，CMOS制造工藝中，由于n溝道型晶體管和p溝道型晶體管兩 者都需要制作，故存在工序步驟數量增多這樣的缺點。

因此，為了與CMOS相比縮短制造工序而降低制造成本，提案一種僅 由n溝道型和p溝道型中的任何一種類型的導電型晶體管(單一導電型晶 體管)構成的電路。

圖28為專利文獻1中所記載的利用現有的采用移位寄存器的掃描電 路。掃描電路由多個移位寄存器構成，但該圖中作為一個例子示出了第n 個及第n+1個這兩個移位寄存器。形成為第n-1級的輸出信號OUT輸入 第n級移位寄存器的輸入IN，第n級輸出信號OUT輸入第n+1級移位寄 存器的輸入IN的結構。而且，盡管未圖示，但在第1級移位寄存器中， 形成從外部輸入的開始信號被輸入的結構。

圖28示出的現有的移位寄存器由6個n溝道型晶體管Tr101、Tr102、 Tr103、Tr104、Tr105、Tr106、及Tr111、Tr112、Tr113、Tr114、Tr115、 Tr116構成，形成為使輸入到各信號輸入用晶體管Tr101及Tr111的輸入 信號IN的相位產生相移并輸出的結構。

為此，可以采用將多個移位寄存器串聯的方式，構成掃描電路，使開 始信號順次產生相移并輸出。

圖29為圖28所示現有技術移位寄存器的動作時序圖。下面參照附圖 28及29對電路的動作進行說明。

首先，在時刻t1，如果第n級的輸入信號IN即第n-1級的輸出信號 OUT變成高電位，則晶體管Tr101變成導通狀態，在晶體管Tr101和晶體 管Tr102的節點N101設定Vdd/Vt的電壓，并將電壓保持在保持電容C101 中。VDD為電源電壓，Vt為晶體管Tr101的閾值電壓。此時，晶體管Tr104 也成導通狀態，但由于時鐘信號CL1為低電平，故輸出信號OUT_n繼續 維持低電平。而且，盡管晶體管Tr106也成導通狀態，但由于輸出信號 OUT_n為低電平，故節點N102成為維持低電平的狀態。

接下來在時刻t2，如果輸入IN從高電平變成低電平，則晶體管Tr101 成非導通狀態，節點N101變成懸浮(floating)狀態。此時，因為時鐘信 號CL1也從低電平變成高電平，所以根據存儲電容C101、晶體管Tr104 的柵/漏間電容及柵/源間電容產生的自舉(boottrap)效果，節點N101的 電位上升到比Vdd/Vt更高的電壓。這樣，因為晶體管Tr104成為被施加 足夠柵/源電壓的狀態，故高電平時鐘信號CL1流至晶體管Tr104、而輸出 信號OUT_n成為高電平。另外，此時由于晶體管Tr106也成導通狀態， 高電平的時鐘信號CL1流經晶體管Tr104、Tr106，使節點N102也成高電 平。

接下來在時刻t3，因為第n+1級輸出信號OUT_n+1變成高電平，故 晶體管Tr102、Tr103變成導通狀態，節點N101變成低電平。此時，因為 根據時鐘信號CL2而Tr105也變成導通狀態，故輸出信號OUT_n也變成 低電平。其結果，存儲電容C101中所保持的電壓變為零。