[發明專利]一種同步動態存儲器的控制系統及控制方法

有效

• 申請號: 200910223846.0
• 申請日: 2009-11-24
• 公開（公告）號: CN101719104A
• 公開（公告）日: 2010-06-02
• 發明（設計）人: 周煉;劉毅;楊振力
• 申請（專利權）人: 中興通訊股份有限公司
• 主分類號: G06F12/08
• 分類號: G06F12/08;G06F13/16
• 代理公司: 信息產業部電子專利中心 11010
• 代理人: 梁軍

技術領域

本發明涉及計算機技術領域，特別是涉及一種同步動態存儲器的控制系統 及控制方法。

背景技術

SDRAM(同步動態存儲器，Synchronous?Dynamic?RAM)是一種常用的數 據存儲設備，基于器件本身的特點，SDRAM的讀寫之間需要間隔Precharge， active等操作，導致器件的讀寫效率較低。如何提高SDRAM的效率，是使用 該器件是需要考慮的一個問題。

SDRAM的訪問有如下幾種情況，1、要尋址的Bank(內存的物理存儲體， 等同于″行″/Row)的所有行是關閉的，此時可直接發送行有效命令，這種情況 被稱為頁命中(PH，Page?Hit)。2、要尋址的行正好是前一個操作的工作行， 也就是說，要尋址的行已經處于選通有效狀態，此時，可直接發送列尋址命令， 這種情況被稱為頁快速命中(PFH，Page?Fast?Hit)3、要尋址的行所在的Bank 中已經有一個行處于活動狀態(未關閉)，這種現象就被稱作尋址沖突，此時 就必須要進行預充電來關閉工作行，再對新行發送行有效命令，這種情況被稱 為頁錯失(PM，Page?Miss)。

顯然，PFH是最理想的尋址情況，PM則是最糟糕的尋址情況。

對于多數實際運用場景，讀地址是隨機給出的，以4Bank的器件為例，有 3/4的概率出現PH，還有1/4的概率出現PM或PFH，其中PFH的概率很小。 如果能夠提供Bank地址間插的訪問，也就是提供PH的訪問，如果還能夠兼 顧PFH的情形，則可以有效的提升SDRAM的訪問效率。

現有技術主要集中在對SDRAM控制器的改進上，對于輸入到控制器的地 址除了緩存以便于做預判斷之外，沒有更多的處理方法，主要原因是絕大多數 的場景都要求讀出數據的先后順序和請求的先后順序一致，如果對輸入的地址 順序作了優化，就要求對讀出數據的順序進行重排，存在困難。

發明內容

本發明要解決的技術問題是提供一種同步動態存儲器的控制系統及控制 方法，用以解決現有技術訪問同步動態存儲器效率不高的問題。

為解決上述技術問題，一方面，本發明提供一種同步動態存儲器的控制系 統，所述系統包括：

地址緩存控制器，用于調整起始讀請求的讀地址順序，并將調整了讀地址 順序的讀請求發送給同步動態存儲器控制器；

同步動態存儲器控制器，與所述地址緩存控制器連接，根據調整了讀地址 順序的讀請求，從所述同步動態存儲器中讀出數據，并將讀出的數據發送給數 據緩存控制器；

數據緩存控制器，分別與所述同步動態存儲器控制器和地址緩存控制器連 接，用于對所述同步動態存儲器控制器發送的數據進行排序，按照起始讀請求 的順序輸出數據。

進一步，所述地址緩存控制器調整起始讀請求的讀地址順序，具體為：

首先，對所述起始讀請求進行存儲，寫入緩存，存儲時，根據讀請求的讀 地址進行存儲，并存入讀取規則和讀請求的起始順序編號；

然后，根據所述讀取規則，從緩存中讀出起始讀請求，得到調整了讀地址 順序的讀請求；所述讀取規則是指提高訪問同步動態存儲器時出現頁命中和頁 快速命中機率，減小頁錯失機率的規則。

進一步，所述地址緩存控制器包括：

一個或多個緩存單元；每個緩存單元包括與所述同步動態存儲器的物理存 儲體BANK個數一致的先進先出存儲FIFO，所述FIFO的編號分別與所述 BANK地址對應；

連讀標志設置單元，與所述緩存單元連接，用于對行地址相同、且相鄰的 所述起始讀請求設置連讀標志；

計數器，與所述緩存單元連接，用于記錄所述起始讀請求的起始順序編號；

分配器，與所述緩存單元連接，用于根據所述起始讀請求的讀地址，將所 述起始讀請求的讀地址、連讀標志和起始順序編號分別存入與所述同步動態存 儲器的物理存儲體BANK相對應的先進先出存儲FIFO中；

選擇器，與所述緩存單元連接，用于從所述FIFO中讀取存儲的起始讀請 求，如果該起始讀請求設置有連讀標志，則繼續從該FIFO中讀取存儲的起始 讀請求；如果該起始讀請求沒有設置連讀標志，則從下一個FIFO中讀取存儲 的起始讀請求；所得的讀請求為調整了讀地址順序的讀請求。