[發(fā)明專利]LAN/GPIB接口轉(zhuǎn)換裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 200910218907.4
• 申請(qǐng)日: 2009-11-11
• 公開（公告）號(hào): CN102053933A
• 公開（公告）日: 2011-05-11
• 發(fā)明（設(shè)計(jì)）人: 郭恩全;李淑霞;梁輝;翟俊峰;石俊斌;劉學(xué)鋼
• 申請(qǐng)（專利權(quán)）人: 陜西海泰電子有限責(zé)任公司
• 主分類號(hào): G06F13/38
• 分類號(hào): G06F13/38;H04L29/06
• 代理公司: 西安智邦專利商標(biāo)代理有限公司 61211
• 代理人: 王少文

1.一種LAN/GPIB接口轉(zhuǎn)換裝置，其特征在于：其包括依次連接且相互通信的GPIB插座、總線驅(qū)動(dòng)單元、現(xiàn)場(chǎng)可編程邏輯陣列模塊(FPGA)、CPU單元以及LAN接口，所述GPIB插座與GPIB總線相連，所述LAN接口與LAN總線連接；所述總線驅(qū)動(dòng)單元用于增強(qiáng)GPIB總線信號(hào)的驅(qū)動(dòng)功能；所述現(xiàn)場(chǎng)可編程邏輯陣列模塊(FPGA)可實(shí)現(xiàn)GPIB協(xié)議與LAN協(xié)議的轉(zhuǎn)換以及GPIB狀態(tài)與LAN狀態(tài)的轉(zhuǎn)換；所述CPU單元實(shí)現(xiàn)LAN接口和現(xiàn)場(chǎng)可編程邏輯陣列模塊(FPGA)的控制。

2.根據(jù)權(quán)利要求1所述的LAN/GPIB接口轉(zhuǎn)換裝置，其特征在于：

所述CPU單元由S3C2440芯片、外部高速單元(SDRAM)、晶振電路和復(fù)位電路組成；所述S3C2440芯片包括CPU芯片(U1)以及存儲(chǔ)芯片(U4)；所述外部高速單元(SDRAM)包括數(shù)據(jù)線(DATA0～DATA31)、地址線(ADDR2～ADDR14、ADDR25、ADDR24)以及運(yùn)行芯片(U2、U3)；所述晶振電路包括二腳晶振(Y1)和電容(C25、C41)以及四腳晶振(Y2)和電容(C26、C42)；所述復(fù)位電路包括電阻(R64、R65、R66、R67)、電容(C132、C133)以及外部芯片(U20、U21)；所述總線驅(qū)動(dòng)單元由驅(qū)動(dòng)芯片SN75ALS160(U23)和SN75ALS162(U24)組成，芯片SN75ALS160的管腳(DIO1_M～DIO8_M)通過分壓阻排(RN26、RN28、RN29、RN30)與現(xiàn)場(chǎng)可編程邏輯陣列模塊(FPGA)的I/O上對(duì)應(yīng)的GPIB插座信號(hào)相連，輸出端接GPIB插座；所述現(xiàn)場(chǎng)可編程邏輯陣列模塊(FPGA)由可編程邏輯芯片XC3S200(U31)，20Mhz晶振、電可擦除存儲(chǔ)器(U22)程序下載接口(JP1)組成，所述20Mhz晶振是用于可編程邏輯芯片XC3S200(U31)的輸入時(shí)鐘；所述LAN接口由以太控制器DM9000(U8)組成。

3.根據(jù)權(quán)利要求1或2所述的LAN/GPIB接口轉(zhuǎn)換裝置，其特征在于：所述LAN/GPIB接口轉(zhuǎn)換裝置還包括與CPU單元相互通信的顯示單元。

4.根據(jù)權(quán)利要求3所述的LAN/GPIB接口轉(zhuǎn)換裝置，其特征在于：所述顯示單元包括三態(tài)總線緩沖器(U11)、液晶顯示器連接插座(J7)和液晶顯示器，所述CPU單元的CPU芯片(U1)的管腳(VD8～VD21)經(jīng)過三態(tài)總線緩沖器(U11)緩沖后與液晶顯示器連接插座(J7)相連，所述液晶顯示器連接插座(J7)與液晶顯示器相連。

5.根據(jù)權(quán)利要求4所述的LAN/GPIB接口轉(zhuǎn)換裝置，其特征在于：所述GPIB插座是24針標(biāo)準(zhǔn)插座。