[發明專利]一種多ADC并行高速數據采集系統中觸發點精確定位的方法

無效

• 申請號: 200910216254.6
• 申請日: 2009-11-20
• 公開（公告）號: CN101719768A
• 公開（公告）日: 2010-06-02
• 發明（設計）人: 曾浩;邱渡裕;張沁川;向川云;郭連平
• 申請（專利權）人: 電子科技大學
• 主分類號: H03M1/06
• 分類號: H03M1/06
• 代理公司: 北京市路盛律師事務所 11326
• 代理人: 溫利平

技術領域

本發明涉及數據采集系統中觸發點的定位，特別涉及多ADC并行高速數據采集系統中觸發點精確定位的方法，以穩定地顯示波形。

背景技術

高速數據采集系統中，由于受到模數轉換芯片ADC采樣率的限制，通常利用多片ADC，并采用并行時間交替采樣技術來等效提高系統的采樣率。由于多個ADC輸出的采樣數據具有較高的速率，而后續數據處理器件如FPGA由于內部工作頻率的原因一般都難于直接處理如此高速的數據。因此，在采樣數據進入FPGA之后，即采用DDR雙沿采樣技術將一路數據分成速率較低的兩路或多路數據。這樣，在FPGA對采樣數據的后續處理過程中，對應一個數據同步時鐘周期就有多路數據的存儲。由于系統的觸發信號與數據同步時鐘之間的相位是隨機的，因此實際觸發點就可能存在于一次存儲的多路數據的任何一路中，而無法確定是在哪一路，由此導致觸發抖動，降低了整個系統的觸發精度。觸發抖動直觀的體現就是觀測周期信號時波形在顯示屏上的晃動。

為了解決這一由多路數據并行存儲引起的觸發抖動問題，就需要精確定位觸發點在每次存儲中的位置，然后在波形繪制時采用丟點的方式來消除波形的晃動。

現有技術中，較常用的精確定位觸發點的方法是軟件查詢算法：

首先將采集到的多路采樣數據按照固定的時間順序存儲下來，接著將當前設置的觸發電平值逐個與存儲的采樣數據進行比較，查找出與當前觸發電平值最接近的采樣數據的時間信息，進而確定觸發點的位置并計算出丟點個數。

軟件查詢算法其優點就是實現起來比較方便，在大多數情況都可以準確定位觸發點并實現波形的消抖。然而在某些特殊情況下，比如觸發選擇方式外觸發，或信號通道選擇直通，而觸發通道選擇交流耦合，同時輸入信號中疊加有一定的直流成分，或被測信號與觸發信號有相位差時，這個時候的采樣數據就可能整體上大于或者小于觸發電平值，即二者根本不會相交，軟件查詢算法就完全失去了作用。

發明內容

本發明的目的在于克服現有技術的不足，提供一種不受觸發方式影響，就能精確定位觸發點的方法：

為實現上述目的，本發明的多ADC并行高速數據采集系統中觸發點精確定位的方法，包括以下步驟：

(1)、測量出觸發信號上升沿與數據同步時鐘上升沿之間的持續時間，將持續時間除以等效采樣時鐘周期，得到觸發點在多路數據中的具體位置；

(2)、根據觸發點在多路數據中的具體位置，計算出每次波形繪制時的丟點個數，然后依據丟點后的采樣數據進行波形繪制。

本發明的發明目的是這樣實現的：

測量出觸發信號上升沿與數據同步時鐘上升沿之間的持續時間，再除以等效采樣時鐘周期，進而定位觸發點在多路數據中的具體位置，然后計算出每次波形繪制時的丟點個數，依據丟點后的采樣數據進行波形繪制。這樣在觀測信號，如正弦信號時，就可以保證每一次繪制出的波形都是從信號同一個位置開始，從而消除了波形晃動問題。與現有技術相比，本發明的觸發點在多路數據中的具體位置的定位與觸發方式沒有關聯，只需計算測量出觸發信號上升沿與數據同步時鐘上升沿之間的持續時間即可，因而不受觸發方式影響，就能精確定位觸發點的位置。

附圖說明

圖1是本發明多ADC并行高速數據采集系統中觸發點精確定位的方法一種具體實施方式下，各信號之間的時序圖；

圖2是本發明具體實施方式下采用的恒流源時間擴展電路的原理示意圖；

圖3是本發明一種具體實施方式流程圖；

圖4是未進行精確定位下的一種波形圖；

圖5是應用本發明的精確方法后的一種波形圖。

具體實施方式

下面結合附圖對本發明的具體實施方式進行描述，以便更好地理解本發明。需要特別提醒注意的是，在以下的描述中，當采用已知功能和設計的詳細描述也許會淡化本發明的主要內容時，這些描述在這里將被忽略。

實施例

圖1是本發明多ADC并行高速數據采集系統中觸發點精確定位的方法一種具體實施方式下，各信號之間的時序圖。

如圖1所示，在本實施例中，多ADC并行高速數據采集系統為四路采集數據的存儲，即一個數據同步時鐘周期T₀就有四路采集數據的存儲，數據采集路數L＝4，此時的等效采樣時鐘周期為T_s，且T_s＝T₀/L＝T₀/4，即在一個數據同步時鐘周期T₀內，四路采樣數據N-4、N-3、N-2、N-1或四路采樣數據N、N+1、N+2、N+4一起存入存儲器中。