[發明專利]鎖相環

有效

• 申請號: 200910210494.5
• 申請日: 2009-11-03
• 公開（公告）號: CN101882928A
• 公開（公告）日: 2010-11-10
• 發明（設計）人: 汪炳穎
• 申請（專利權）人: 聯發科技股份有限公司
• 主分類號: H03L7/06
• 分類號: H03L7/06;H03L7/099;H03L7/18
• 代理公司: 北京萬慧達知識產權代理有限公司 11111
• 代理人: 葛強;張一軍

技術領域

本發明涉及頻率產生電路，特別涉及鎖相環。

背景技術

許多不同類型的集成電路和非集成電路都采用了頻率產生電路，例如鎖相環(PLL)。采用頻率產生電路的集成電路的一些例子包括圖形(graphic)處理器、中央處理單元、微處理器、通信IC或其它適合采用頻率產生器的IC。為設計出具有所需特征(例如低相位噪聲)的PLL，典型的環路濾波器要求大于10nF的電容值，以適應PLL的穩定性需求。但較大的電容需要較大的芯片面積。因此，需要在不大幅增加芯片面積的前提下提高PLL的穩定性。

發明內容

有鑒于此，本發明提供一種鎖相環，其目的之一以解決提高PLL穩定性需要芯片面積過大的問題。

本發明提供一種鎖相環，包含：一整數部分(integral?part)，包含一第一相位頻率偵測器、一第一電荷泵電路、一可控振蕩器和一采樣(sampling)調整單元，其中，該第一相位頻率偵測器提供一誤差信號，該第一電荷泵電路根據該誤差信號產生一控制信號，該可控振蕩器根據該控制信號提供一輸出頻率，以及該采樣調整單元減少根據該誤差信號更新該控制信號的次數；以及一分數部分(proportional?part)，耦接在該可控振蕩器和一參考頻率之間，該分數部分運作在一分數模式。

本發明另提供一種鎖相環，包含：一整數部分，包含一可控振蕩器和一采樣調整單元，其中，該可控振蕩器根據一控制信號提供一輸出頻率，以及，該采樣調整單元減少該控制信號的更新頻率；以及一分數部分，運作于一分數模式，該分數部分包含一第一相位頻率偵測器、一第一電荷泵電路和一第一分頻器，其中，該第一相位頻率偵測器耦接于一參考頻率和一第一反饋頻率，該第一電荷泵電路耦接于該第一相位頻率偵測器和該可控振蕩器之間，以及，該第一分頻器以一第一分數分頻因子對該輸出頻率分頻，以產生該第一反饋頻率。

本發明又提供一種鎖相環，包含：一分數部分，運作在一分數模式，該分數部分根據一參考頻率和一第一反饋頻率之間的一誤差信號來控制一可控振蕩器；以及一整數部分，運作在一整數模式，該整數部分包含一第一分頻器和一第二分頻器，該第一分頻器對該可控振蕩器產生的一輸出頻率分頻，以產生一已分頻輸出頻率，該第二分頻器對該參考頻率進行分頻，以產生一已分頻參考頻率，使得該整數部分根據該已分頻參考頻率與該已分頻輸出頻率之間的一誤差信號來控制該可控振蕩器。

本發明還提供一種鎖相環，包含：一分數部分，運作在一分數模式，以控制一可控振蕩器；以及一整數部分，控制該可控振蕩器，該整數部分包含一第一分頻器、一AND邏輯單元和一判決(determination)單元，該第一分頻器對該可控振蕩器產生的一輸出頻率分頻，以產生一已分頻輸出頻率；該AND邏輯單元根據一使能信號，將一誤差信號選擇性輸出至一相位頻率偵測器；以及，當該已分頻輸出頻率積累至一閾值時，該判決單元激活該使能信號，使得該AND邏輯單元輸出該誤差信號至該電荷泵電路。

本發明提供的鎖相環在不大幅增加芯片面積的前提下提高了PLL的穩定性。

附圖說明

圖1是根據本發明一個實施例的PLL?100A的示意圖。

圖2是根據本發明另一實施例的PLL?100B的示意圖。

具體實施方式

在說明書及后續的權利要求當中使用了某些詞匯來指稱特定組件。所屬領域中具有通常知識者應可理解，制造商可能會用不同的名詞來稱呼同一個組件。本說明書及后續的權利要求并不以名稱的差異來作為區分組件的方式，而是以組件在功能上的差異來作為區分的準則。在通篇說明書及后續的請求項當中所提及的“包括”和“包含”系為一開放式的用語，故應解釋成“包含但不限定于”。以外，“耦接”一詞在此系包含任何直接及間接的電性連接手段。間接的電性連接手段包括通過其它裝置進行連接。