[發明專利]非易失性半導體存儲裝置及其寫入方法

無效

• 申請號: 200910208291.2
• 申請日: 2009-10-21
• 公開（公告）號: CN101752000A
• 公開（公告）日: 2010-06-23
• 發明（設計）人: 馬西亞斯·貝爾
• 申請（專利權）人: 力晶半導體股份有限公司
• 主分類號: G11C16/10
• 分類號: G11C16/10;G11C16/34
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 史新宏

1.一種非易失性半導體存儲裝置，包括：

非易失性存儲陣列，將對應多個狀態的相互不同的多個啟始電壓設定至各存儲單元并藉此記錄多值狀態；以及

控制電路，控制寫入上述存儲陣列，其中

上述控制電路的特征是一邊由既定的寫入開始電壓開始依序將寫入電壓增加既定的電壓增加量，一邊驗證并將上述存儲單元寫入時，根據先前進行的寫入中驗證操作通過時的寫入脈沖數，決定及設定上述寫入開始電壓進行寫入。

2.根據權利要求1所述的非易失性半導體存儲裝置，其中上述驗證操作通過時的寫入脈沖數是寫入結束時的寫入脈沖數。

3.根據權利要求2所述的非易失性半導體存儲裝置，其中上述控制電路根據上述寫入結束時的寫入脈沖電壓與預先決定的基準值的差決定上述寫入開始電壓。

4.根據權利要求1所述的非易失性半導體存儲裝置，其中上述驗證操作通過時的寫入脈沖數是最初寫入通過時的寫入脈沖數。

5.根據權利要求4所述的非易失性半導體存儲裝置，其中上述控制電路根據上述最初寫入通過時的寫入脈沖電壓與預先決定的基準值的差決定上述寫入開始電壓。

6.根據權利要求1-5中任一所述的非易失性半導體存儲裝置，其中上述控制電路根據上述寫入結束時的寫入脈沖數與上述最初寫入通過時的寫入脈沖數，決定并設定上述寫入時的電壓增加量。

7.一種非易失性半導體存儲裝置的寫入方法，上述非易失性半導體存儲裝置具備：

非易失性存儲陣列，將對應多個狀態的相互不同的多個啟始電壓設定至各存儲單元并藉此記錄多值狀態；以及

控制電路，控制寫入上述存儲陣列，

上述非易失性半導體存儲裝置的寫入方法包括：

一邊由既定的寫入開始電壓開始依序將寫入電壓增加既定的電壓增加量，一邊驗證并將上述存儲單元寫入時，根據先前進行的寫入中驗證操作通過時的寫入脈沖數，決定及設定上述寫入開始電壓進行寫入的步驟。

8.根據權利要求7所述的非易失性半導體存儲裝置的寫入方法，其中上述驗證操作通過時的寫入脈沖數是寫入結束時的寫入脈沖數。

9.根據權利要求8所述的非易失性半導體存儲裝置的寫入方法，其中上述寫入步驟根據上述寫入結束時的寫入脈沖電壓與預先決定的基準值的差決定上述寫入用的寫入開始電壓。

10.根據權利要求7所述的非易失性半導體存儲裝置的寫入方法，其中上述驗證操作通過時的寫入脈沖數是最初寫入通過時的寫入脈沖數。

11.根據權利要求10所述的非易失性半導體存儲裝置的寫入方法，其中上述寫入步驟根據上述最初寫入通過時的寫入脈沖電壓與預先決定的基準值的差決定上述寫入時的寫入開始電壓。

12.根據權利要求7-11中任一所述的非易失性半導體存儲裝置的寫入方法，其中上述寫入步驟根據上述寫入結束時的寫入脈沖數與上述最初寫入通過時的寫入脈沖數，決定并設定上述寫入時的電壓增加量。