[發(fā)明專利]一種集成電路及方法

有效

• 申請?zhí)枺?/td>: 200910207872.4
• 申請日: 2009-10-28
• 公開（公告）號: CN101847446A
• 公開（公告）日: 2010-09-29
• 發(fā)明（設(shè)計(jì)）人: 愛瑪·格塔夫;洛夫·科薩瑞
• 申請（專利權(quán)）人: 美國博通公司
• 主分類號: G11C29/12
• 分類號: G11C29/12;G11C29/14
• 代理公司: 深圳市順天達(dá)專利商標(biāo)代理有限公司 44217
• 代理人: 蔡曉紅

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路中的數(shù)據(jù)保護(hù)。

背景技術(shù)

集成電路可存儲需要保密的安全數(shù)據(jù)。然而，在集成電路的掃描功能中，未授權(quán)人員可訪問這些安全數(shù)據(jù)。因此，有必要阻止未授權(quán)的人員訪問這些安全數(shù)據(jù)。

發(fā)明內(nèi)容

以下將結(jié)合附圖和說明書對本發(fā)明的一個或多個實(shí)施方式進(jìn)行詳細(xì)的闡述。

依據(jù)本發(fā)明的一方面，其提供了一種集成電路，包括：

模式模塊，其配置成基于接收的數(shù)據(jù)輸入認(rèn)定(assert)測試模式信號、掃描模式信號和觸發(fā)信號；

多個數(shù)據(jù)模塊，其中每個數(shù)據(jù)塊均包括配置成存儲數(shù)據(jù)的寄存器，多個數(shù)據(jù)模塊中的每個數(shù)據(jù)模塊配置成改寫存儲在它們各自寄存器中的至少一部分?jǐn)?shù)據(jù)，以響應(yīng)接收的改寫指令；以及

復(fù)位節(jié)點(diǎn)，其配置成基于接收的第一復(fù)位輸入或第二復(fù)位輸入使所述的寄存器復(fù)位；其中

基于所述的測試模式信號，所述集成電路配置為進(jìn)入測試模式；

且基于以下使所述集成電路配置為進(jìn)入掃描模式：

延遲掃描允許指令，當(dāng)集成電路把改寫指令提供給多個數(shù)據(jù)塊中的每個數(shù)據(jù)塊以改寫它們各自的寄存器之后，所述集成電路提供所述延遲掃描允許指令，所述集成電路基于所述觸發(fā)信號提供改寫指令；

所述掃描模式信號；

當(dāng)所述復(fù)位輸入節(jié)點(diǎn)接收所述第一復(fù)位信號時的所述測試模式信號；以及

當(dāng)所述復(fù)位輸入節(jié)點(diǎn)接收第二復(fù)位輸入而所述模式模塊不輸出所述測試模式信號的情況下，所述集成電路配置為退出測試模式。

優(yōu)選地，所述模式模塊包括聯(lián)合測試行動組(JTAG)數(shù)據(jù)寄存器。

優(yōu)選地，所述多個數(shù)據(jù)模塊中的每個數(shù)據(jù)模塊配置為清除存儲在它們各自寄存器中的數(shù)據(jù)，以響應(yīng)接收的改寫指令。

優(yōu)選地，所述多個數(shù)據(jù)模塊中的每個數(shù)據(jù)模塊配置為擾亂存儲在它們各自寄存器中的至少一部分?jǐn)?shù)據(jù)，

優(yōu)選地，所述多個數(shù)據(jù)模塊中的每個數(shù)據(jù)模塊包括配置成改寫存儲在寄存器中的數(shù)據(jù)的狀態(tài)機(jī)，以響應(yīng)接收的改寫指令。

優(yōu)選地，所述集成電路配置為進(jìn)入所述測試模式，其中，所述測試模式包括面向測試的設(shè)計(jì)(DFT)模式。

優(yōu)選地，所述集成電路配置為進(jìn)入所述掃描模式，其中，所述掃描模式包括執(zhí)行邏輯內(nèi)置自測試(LBIST)。

優(yōu)選地，所述集成電路進(jìn)一步配置為當(dāng)所述集成電路為所述掃描模式時，指示所述多個數(shù)據(jù)模塊中的每個數(shù)據(jù)模塊避開它們各自的寄存器。

優(yōu)選地，所述集成電路進(jìn)一步包括：

掃描允許輸入；

其中，基于以下把所述集成電路配置為進(jìn)入所述掃描信號：

延遲掃描允許指令，當(dāng)所述集成電路提供所述改寫指令給所述多個數(shù)據(jù)模塊中的每個數(shù)據(jù)模塊以改寫它們各自的寄存器之后，所述集成電路提供所述延遲掃描允許指令，所述集成電路基于所述觸發(fā)信號提供所述改寫指令；

掃描模式信號；

當(dāng)所述復(fù)位輸入節(jié)點(diǎn)接收所述復(fù)位信號時的測試模式輸出信號；以及

從所述掃描允許輸入接收的掃描允許信號。

優(yōu)選地，所述集成電路配置為在掃描模式中移動進(jìn)出所述寄存器的數(shù)據(jù)。

優(yōu)選地，所述集成電路進(jìn)一步包括配置成接收所述觸發(fā)信號的狀態(tài)機(jī)，基于接收所述觸發(fā)輸入發(fā)送所述擾亂指令到每個所述數(shù)據(jù)模塊，并在發(fā)送所述擾亂指令之后輸出所述延遲掃描允許指令。

優(yōu)選地，所述集成電路進(jìn)一步包括雙穩(wěn)態(tài)多諧振蕩器(flip-flop)，所述雙穩(wěn)態(tài)多諧振蕩器包括配置成經(jīng)過至少一個邏輯門接收來自所述模式模塊、連接到復(fù)位節(jié)點(diǎn)的時鐘輸入以及連接到每個測試節(jié)點(diǎn)和掃描允許節(jié)點(diǎn)的輸出節(jié)點(diǎn)的測試模式信號。

優(yōu)選地，所述集成電路進(jìn)一步包括：

雙穩(wěn)態(tài)多諧振蕩器，其包括配置成從所述模式塊接收測試模式信號的數(shù)據(jù)輸入；

連接到復(fù)位節(jié)點(diǎn)的時鐘輸入；以及

輸出接點(diǎn)，其經(jīng)過至少一個或門連接測試節(jié)點(diǎn)，并經(jīng)過至少一個與門連接到掃描允許節(jié)點(diǎn)。

依據(jù)一方面，本發(fā)明提供了一種方法，其包括：

當(dāng)接收第一復(fù)位信號時，基于接收的測試模式信號通過集成電路進(jìn)入測試模式；

在進(jìn)入所述測試模式之后，提供改寫指令給多個數(shù)據(jù)模塊的每個數(shù)據(jù)模塊以改寫包括在所述各自數(shù)據(jù)模塊的每個數(shù)據(jù)模塊中的寄存器；

在提供所述改寫指令之后，進(jìn)入掃描模式；以及

在接受第二復(fù)位信號而不接收所述模式信號的情況下，退出所述測試模式。

優(yōu)選地，基于從聯(lián)合測試行動組(JTAG)數(shù)據(jù)寄存器接收觸發(fā)信號，所述提供所述改寫指令包括提供所述改寫指令給所述多個數(shù)據(jù)模塊中的每個數(shù)據(jù)模塊。