[發明專利]用于SRAM的寫操作中的靈敏放大器

有效

• 申請號: 200910203611.5
• 申請日: 2009-05-19
• 公開（公告）號: CN101770806A
• 公開（公告）日: 2010-07-07
• 發明（設計）人: 吳瑞仁;陳彝梓
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: G11C11/41
• 分類號: G11C11/41;G11C11/413;G11C7/00
• 代理公司: 北京市德恒律師事務所 11306
• 代理人: 梁永;馬鐵良

技術領域

本發明一般涉及集成電路，并且特別涉及靜態隨機存取存儲器(SRAM)， 尤其是SRAM存儲器的讀和寫操作的方法和電路。

背景技術

靜態隨機存取存儲器(SRAM)通常應用于集成電路中。SRAM單元具有 無需更新保存數據的優點。SRAM單元可包括不同數目的晶體管，并經常依據 晶體管的數目而命名，例如，6晶體管(6-T)SRAM，8晶體管(8-T)SRAM 等等。晶體管一般組成存儲比特的數據鎖存器。可添加額外的晶體管控制對晶 體管的存取。SRAM單元一般排列成具有行和列的陣列。通常地，SRAM單 元的每行連接到字線，其決定當前SRAM單元是否被選擇。SRAM單元的每 列連接到位線(或一對位線)，其用來存儲比特到SRAM單元，或從中讀取。

為了SRAM存儲器的多組(multi-bank)設計，使用長的全局位線連接多 組的各列。圖1說明了包括多個組的SRAM存儲器的一列的一部分。全局位 線2(可能組成差分對)將全局讀/寫電路4連接到列中的組。每個組中，局部 位線6互連各自組內的SRAM單元。寫操作中，全局讀/寫電路4產生全擺幅 信號，并將信號放置到全局位線2上。由于全擺幅信號，全局位線2的一個具 有VDD電壓，而另一個具有VSS電壓。寫入驅動器10接收來自于全局位線 2的全擺幅信號，并將全擺幅信號寫入局部位線6。讀操作中，讀出靈敏放大 器8從局部位線6中讀取信號，放大信號，并將放大的信號發送到全局讀/寫 電路4。

傳統SRAM單元有缺點。寫操作過程中，寫入全擺幅信號到全局位線2 是費時的，尤其當全局位線2較長時。而且，由于寫操作包括電容的充電，因 此它也消耗能量。因此，需要方案解決上述討論的問題。

發明內容

根據本發明的一個方面，一種集成電路結構包括靜態隨機存取存儲器 (SRAM)。該SRAM電路包括一對彼此互補的全局位線，和一對彼此互補 的局部位線。在寫操作中，全局讀/寫電路被連接和設置以寫入小擺幅信號到 全局位線對。此外，SRAM電路包括第一多路復用器和第二多路復用器，每個 都帶有第一輸入和第二輸入。第一多路復用器的第一輸入和和第二多路復用器 的第一輸入被分別連接到全局位線對的兩個全局位線。靈敏放大器包括連接到 第一多路復用器的輸出的第一輸入，和連接到第二多路復用器的輸出的第二輸 入。靈敏放大器被設置以將小擺幅信號放大成全擺幅信號，然后在寫操作中輸 出全擺幅信號到全部位線對。

根據本發明的另一方面，一種集成電路結構包括SRAM電路，其包括一 對彼此互補的全局位線；一對彼此互補的局部位線；和全局讀/寫電路。靈敏 放大器連接在全局讀/寫電路和局部位線對之間。靈敏放大器被設置以在讀操 作中，接收來自局部位線對的第一輸入信號，從第一輸入信號產生第一輸出信 號，并輸出第一輸出信號到全局讀/寫電路；靈敏放大器被進一步設置為以在 寫操作中，接收來自全局讀/寫電路的第二輸入信號，從第二輸入信號產生第 二輸出信號，然后輸出第二輸出信號到局部位線對。

根據本發明的又另一方面，一種集成電路具有SRAM電路，其包括一對 彼此互補的全局位線；一對彼此互補的局部位線；和全局讀/寫電路。此外， 所述集成電路包括第一多路復用器和第二多路復用器。第一多路復用器包括連 接到全局位線對中第一位線的第一輸入；連接到局部位線對的第一位線的第二 輸入；和第一輸出。第二多路復用器包括連接到全局位線對的第二位線的第一 輸入；連接到局部位線對的第二位線的第二輸入；和第二輸出。靈敏放大器包 括連接到第一多路復用器的第一輸出的第一輸入；連接到第二多路復用器的第 二輸出的第二輸入；連接到全局讀/寫電路的第一輸出；和連接到局部位線對 的一對輸出。

根據本發明的又另一方面，一種操作集成電路的方法包括提供帶有一對局 部位線、一對全局位線、和局部讀/寫電路的SRAM。所述方法包括，在寫操 作中，寫入小擺幅信號到全局位線對；將全局位線對上的小擺幅信號放大為全 擺幅信號；和寫入全擺幅信號到局部位線對。