[發明專利]具有雙柵極結構的溝槽型雙擴散金屬氧化物半導體晶體管

無效

• 申請號: 200910203089.0
• 申請日: 2001-03-16
• 公開（公告）號: CN101800243A
• 公開（公告）日: 2010-08-11
• 發明（設計）人: 石甫淵;蘇根政;崔炎曼
• 申請（專利權）人: 通用半導體公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L29/423;H01L27/088;H01L21/336;H01L21/283
• 代理公司: 中原信達知識產權代理有限責任公司 11219
• 代理人: 李佳;穆德駿

發明領域

本發明一般涉及MOSFET晶體管，主要涉及具有溝槽結構的DMOS晶體管。?

發明的背景?

DMOS(雙擴散的金屬氧化物半導體)晶體管是一種MOSFET(金屬半導體場效應管)，它在同一邊用兩個連續的擴散步驟而形成了晶體管區域。DMOS晶體管的一般應用是為電源集成電路應用提供高電壓、高電流的功率晶體管。當要求低的正向電壓降時，DMOS晶體管提供每個單元區域更高的電流。?

一個典型的離散DMOS電路包括兩個或多個單獨的并行制造的DMOS晶體管單元。該單獨的DMOS晶體管單元分享一個共同的漏接觸區(襯底)，同時它們的源極都被用金屬短接在一起，它們的柵極被用多晶硅短接在一起。這樣，即使離散的DMOS電路是由小的晶體管矩陣構成的，它的作用就象一個大的晶體管一樣。對于一個離散DMOS電路，當晶體管矩陣被柵極打開時，它希望能夠最大化每個單元區域的導電性。當單獨的DMOS晶體管單元的形狀是典型的長方形時，它們通常有一個開口的或封閉的單元幾何結構。?

一個特殊類型的DMOS晶體管就是所謂的溝槽型DMOS晶體管，它的溝道是垂直形成的，且柵極在延伸在源極和漏極間的溝槽中形成。具有薄的氧化層并填充了多晶硅的溝槽，允許小的阻塞電流流過且提供特定的低值導通電阻。溝槽型DMOS晶體管的例子公開在美國專利5072266、5541425和5866931中。?

一個例子是顯示在圖1的橫切面圖中的現有技術的低電壓溝槽型DMOS晶體管。如圖1所示，溝槽型DMOS晶體管10包括重摻雜的襯底11，在其上面形成了一個比襯底11摻雜輕的外延層12。金屬層13在襯底11的底部形成，允許在襯底11上形成電觸點14。正如本領域技術人員所知道的，DMOS晶體管也包括源極區域16a、16b、16c和16d，以及體區15a、15b。外延區域12作為漏極。襯底11相對較多地摻雜了N型摻雜物，外延層12相對較少地摻雜了N型摻雜物，源極區域16a、16b、16c和16d相對較多地摻雜了N型摻雜物，體區15a、15b相對較多地摻雜了P型摻雜物。摻雜的多晶硅柵電極在溝槽中形成，并且通過在底座上和包含柵極18的溝槽側形成的柵電介質層17與其他的區域電絕緣。該溝槽延伸進重摻雜襯底11以減少因為通過輕摻雜外延層12的載流子的移動而產生的電阻，但是這種結構也限制了晶體管漏極和源極間的擊穿電壓。漏極14被連接在襯底11的背面，源極22被連接到源極區域16和體區15，柵極19連接到填充溝槽的多晶硅18。?

在圖1中所示的DMOS晶體管中，在器件的導通電阻和它的漏源擊穿電壓間有一個折衷。當溝槽的深度增加時，因沿著溝槽側墻形成了一個累積層使導通電阻減小。然而，漏源擊穿電壓隨著溝槽深度的增加而下降。后一種趨向的發生是因為當襯底和溝槽底部的距離減小時，在施加的反向偏置電壓時，耗盡層沿著溝槽延伸不能擴展。其結果是，電場被集中在溝槽一角的底部，并且擊穿發生在這一點上。當通過增加溝槽內襯的柵極氧化層的厚度時電場可被減小，這對器件的導通電阻有負面影響。?

Y.Baba等在1992年的ISPSD&IC期刊(第300頁)公開了一種具有相對較低的導通電阻和較高的漏源擊穿電壓的溝槽型晶體管。有這種特性的晶體管是通過在溝槽的底部有一厚的柵極氧化層和沿著溝槽上部的側面有一較薄的柵極氧化層來提供雙柵極氧化結構而實現的。這種排列在器件的導通電阻和它的漏源擊穿電壓間提供了一種更?優化的折衷方法。特別地，當溝槽足夠深以至器件的導通電阻十分低時，柵極氧化區域的厚度增加，它可更有效地減小溝槽底部的電場。然而，殘留的柵極氧化層有一個減小了的厚度以至對導通電阻的影響很小。?

前述參考文獻給出了溝槽型DMOS晶體管的一個缺點是產生雙柵極氧化結構是很困難的，特別是在當溝槽寬度變得很窄時高的晶體管單元密度情況下。圖1所示的器件的另外一個缺點是在高的開關速度下，由于柵極電荷，它的開關損耗會相當大并導致電容的增大。?

相應地，希望提供制作簡單的具有雙柵極氧化結構的溝槽型DMOS晶體管，特別是在當溝槽變得窄時高的溝槽單元密度情況下，具有降低的柵極電荷從而減小開關損耗。?

發明的概述?