[發明專利]帶隙基準源

無效

• 申請號: 200910202046.0
• 申請日: 2009-12-24
• 公開（公告）號: CN102109871A
• 公開（公告）日: 2011-06-29
• 發明（設計）人: 趙英瑞;李冬林;傅志軍
• 申請（專利權）人: 上海華虹集成電路有限責任公司
• 主分類號: G05F3/30
• 分類號: G05F3/30
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 張驥

技術領域

本發明涉及一種芯片上的帶隙基準源。

背景技術

便攜式電子產品在市場上占有越來越大的份額，對低電壓、低功耗的基準電壓源的需求量大大增加，也導致帶隙基準的設計要求有了較大的提高。帶隙基準廣泛應用于數/模轉換、模/數轉換、存儲器以及開關電源等數模混合電路中。基準源的穩定性對整個系統的內部電源的產生，輸出電壓的調整等都具有直接且至關重要的影響。基準電壓必須能夠克服制造工藝的偏差，系統內部電源電壓在工作范圍內的變化以及外界溫度的影響。帶隙基準源是集成電路中一個重要的單元模塊，具有低溫度系數，低電源電壓以及可與標準CMOS工藝兼容等優點，因而被廣泛使用在諸如A/D、D/A、通信電路、數據采集系統和精密傳感的應用中。隨著系統精度的提高，對基準的溫度、電壓和工藝的穩定性的要求也越來越高。帶隙基準源的溫度穩定性以及抗噪聲能力是影響各種應用中精度的關鍵因素，甚至影響到整個系統的精度和性能。因此，設計一個好的基準電壓源具有十分重要的現實意義。

帶隙基準源的工作原理是根據硅材料的帶隙電壓與電壓和溫度無關的特性，利用ΔV_BE的正溫度系數與雙極型晶體管V_BE的負溫度系數相互抵消，實現低溫漂、高精度的基準電壓。雙極型晶體管提供發射極偏壓V_BE；由兩個晶體管之間的ΔV_BE產生V_T，通過電阻網絡將V_T放大a倍；最后將兩個電壓相加，即V_REF＝V_BE+aV_T，適當選擇放大倍數a，使兩個電壓的溫度漂移相互抵消，從而可以得到在某一溫度下為零溫度系數的電壓基準。

目前多數帶隙基準源都包含運放電路，且運放的偏置電壓由單獨的偏置電路產生。為了避免偏置電路中錯誤的穩態，偏置電路需要一個啟動電路。為了提高帶隙基準源啟動速度，帶隙基準源核心電路也常需要一個啟動加速電路。然而過多的啟動電路除了會帶來面積和功耗更大的開銷外，還會帶來由于更多的穩態和啟動先后次序導致電路工作異常等可靠性問題。這給帶隙基準源設計提高了復雜度和難度，也降低了帶隙基準源工作的可靠性。

發明內容

本發明所要解決的技術問題是提供一種帶隙基準源，它有更高的可靠性。

為解決上述技術問題，本發明提供的帶隙基準源，包括運放電路、帶隙基準源的核心電路和啟動電路，其中運放電路的輸出電壓作為運放電路的偏置電壓連接至運放電路的偏置電壓端。

本發明的帶隙基準源，采用自偏置運放結構，相比使用另外偏置電路的帶隙基準源，節省了芯片面積和功耗。因本發明中的運放電路采用了自偏置方式，與原來采用偏置電壓產生電路來提供偏置電壓的方式相比，節省了用于啟動偏置電壓產生電路的啟動電路。本發明中的啟動電路由兩個MOS管和一個電阻構成，保證帶隙基準源核心電路和運放電路能快速建立正確的工作點，不會工作在錯誤的穩態下。與一般采用兩套啟動電路的結構相比，只用一個啟動電路可以降低由于多啟動電路不匹配，先后啟動等導致的風險，提高電路工作可靠性。

附圖說明

下面結合附圖和具體實施方式對本發明作進一步詳細的說明：

圖1是本發明的帶隙基準源的具體實例電路示意圖。

具體實施方式

本發明的使用自偏置結構運放的帶隙基準源，結構清晰，有利于減小芯片面積和功耗，有利于提高工作可靠性。下面結合附圖介紹具體實施方式。

如圖1所示，為一個根據本發明實施的自偏置結構運放的帶隙基準源電路。其中自偏置結構運放的輸入和輸出端與帶隙基準源核心電路連接成反饋形式，運放電路中的運算放大器的同相輸入端、反向輸入端和輸出端分別與核心電路中的節點1、節點2和偏置電壓輸入端相連接。在電路中，R_2A＝R_2B，PMOS晶體管M1，M2和M3的尺寸全部一樣。運放使節點1(net1)和節點2(net2)的電壓基本相等：

V_net1＝V_net2????(1)

M₁，M₂和M₃的柵極全部連在運放的輸出端即節點vbias上，因此，電流鏡的結構使電流I₁，I₂和I₃相等：

I₁＝I₂＝I₃????(2)