[發明專利]填充高深寬比溝槽的外延工藝方法

有效

• 申請號: 200910201876.1
• 申請日: 2009-11-30
• 公開（公告）號: CN102082082A
• 公開（公告）日: 2011-06-01
• 發明（設計）人: 闞歡;吳鵬
• 申請（專利權）人: 上海華虹NEC電子有限公司
• 主分類號: H01L21/20
• 分類號: H01L21/20;H01L21/336
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 戴廣志

技術領域

本發明涉及半導體集成電路領域，特別是涉及一種填充高深寬比溝槽的外延工藝方法。

背景技術

超結結構的MOSFET(金屬氧化物半導體場效應管)，由于其構造特殊，導通電阻非常低，耐高壓，發熱量低，打破了傳統功率MOSFET理論極限。

超結結構的MOSFET?P(N)型溝道傳統的制造工藝方法是：首先在襯底硅片上生長一層外延層，然后再在合適的位置進行注入摻雜；然后再生長一層外延層，再在前次相同的注入位置進行注入。經過多次的循環外延生長和注入，直至外延厚度達到所需要的溝道深度。最后再在爐管進行注入摻雜擴散，這樣完整的P(N)型外延溝道才算完成。采用上述方法的缺點是成本較高。

另外一種制造工藝方法是：首先在襯底上生長一層厚的硅外延層，然后在此外延層上形成一個溝槽，再用摻雜適當的外延工藝填充溝槽。由于溝槽開口處外延的生長速率要快于溝槽內部外延的生長速率，因此這種方式很容易產生空洞，而且空洞的位置不易控制。

發明內容

本發明要解決的技術問題是提供一種填充高深寬比溝槽的外延工藝方法，能夠有效控制空洞出現的位置甚至使空洞消失。

為解決上述技術問題，本發明的填充高深寬比溝槽的外延工藝方法包括如下步驟：

步驟一、在襯底硅片上進行外延生長，形成一層外延層；

步驟二、在所述外延層上進行第一次溝槽光刻；

步驟三、進行溝槽刻蝕，溝槽的刻蝕深度達到工藝所需的最大深度；

步驟四、在所述溝槽內涂布化學填充材料，填充深度應大于等于溝槽深度；

步驟五、化學填充材料刻蝕，刻蝕深度應與后續第二次刻蝕的溝槽深度相當；

步驟六、進行第二次溝槽光刻，第二次光刻的溝槽寬度大于第一次光刻的溝槽寬度；

步驟七、進行第二次溝槽刻蝕，形成臺階式溝槽結構，刻蝕深度根據工藝需求確定；

步驟八、去除溝槽內的化學填充材料；

步驟九、在所述溝槽內進行N型外延生長，填充所述溝槽。

采用本發明的方法，在高深寬比的溝槽外延填充工藝中，通過控制調整臺階式溝槽的臺階之間的高度差可以控制空洞出現的位置，甚至能使空洞完全消失。

附圖說明

下面結合附圖與具體實施方式對本發明作進一步詳細的說明：

圖1-7是本發明的方法工藝流程一實施例示意圖；

圖8是本發明的方法流程圖。

具體實施方式

本發明所述的高深寬比溝槽是指溝槽的寬度為1.0～5.0μm；深度為10.0～50.0μm的溝槽。

參見圖8所示，在本發明的一實施例中形成并填充兩層臺階的臺階式溝槽的N型外延工藝具體實施方法如下：

步驟一、結合圖1所示，在襯底硅片上進行P型外延生長，形成一層外延層。

步驟二、在所述外延層的上表面涂光刻膠，進行第一次小尺寸溝槽光刻。所述小尺寸溝槽是指深溝槽(10.0～50.0μm)所對應期望的1.0～5.0μm寬度的溝槽。

步驟三、以光刻膠為掩模進行溝槽刻蝕形成溝槽，溝槽的刻蝕深度達到工藝所需的最大深度(結合圖2所示)。

步驟四、結合圖3所示，去除所述光刻膠，在所述溝槽內以及所述外延層的上表面涂布化學填充材料，填充深度應大于等于溝槽深度。

步驟五、結合圖4所示，刻蝕所述化學填充材料，刻蝕深度應與后續第二次刻蝕的溝槽深度相當。

步驟六、在所述外延層的上表面涂光刻膠，進行第二次大尺寸溝槽光刻。所述大尺寸溝槽是指深溝槽(10.0～50.0μm)所對應期望的，比所述小尺寸溝槽的寬度大0.005～10.0μm的溝槽。

步驟七、以光刻膠為掩模進行第二次溝槽刻蝕，形成臺階式溝槽結構，例如如圖5所示的兩層臺階的臺階式溝槽結構，溝槽刻蝕深度根據工藝需求確定，然后去除所述光刻膠。

步驟八、參見圖6所示，去除溝槽內的化學填充材料。

步驟九、結合圖7所示，在所述溝槽內進行N型外延生長，填充所述溝槽。

所述臺階式溝槽的形成方式可以采用多步光刻加刻蝕的方式實施。所述多步光刻可采用同一塊掩模板，通過調節光刻時的能量、焦平面和光刻膠種類來達到形成不同尺寸溝槽的目的。

所述臺階式溝槽的形成方式為，越小尺寸的溝槽開口刻蝕深度越深，越大尺寸的溝槽開口刻蝕深度越淺。

所述臺階式溝槽的形成方式為，先通過光刻加刻蝕形成較小尺寸的溝槽，再在形成的溝槽上通過光刻加刻蝕形成較大尺寸的溝槽。

所述臺階式溝槽的形成方式為，先通過光刻加刻蝕形成較大尺寸的溝槽，再在形成的溝槽上通過光刻加刻蝕形成較小尺寸的溝槽。