[發(fā)明專利]用于絕緣體上硅技術(shù)的MOS型ESD保護(hù)結(jié)構(gòu)及其制作方法

有效

• 申請?zhí)枺?/td>: 200910201331.0
• 申請日: 2009-12-17
• 公開（公告）號: CN102104048A
• 公開（公告）日: 2011-06-22
• 發(fā)明（設(shè)計(jì)）人: 陳靜;羅杰馨;伍青青;寧冰旭;薛忠營;肖德元;王曦
• 申請（專利權(quán)）人: 中國科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所
• 主分類號: H01L27/12
• 分類號: H01L27/12;H01L29/78;H01L23/60;H01L21/84;H01L21/336
• 代理公司: 上海光華專利事務(wù)所 31219
• 代理人: 余明偉;尹麗云

技術(shù)領(lǐng)域

本發(fā)明屬于微電子與固體電子技術(shù)領(lǐng)域，涉及一種半導(dǎo)體器件，尤其涉及一種用于絕緣體上硅技術(shù)的MOS型ESD保護(hù)結(jié)構(gòu)及其制作方法。

背景技術(shù)

CMOS為了較低的功率和較高的速度而采用絕緣體上硅(Silicon?OnInsulator，SOI)襯底。為了提高器件的可靠性，電路的設(shè)計(jì)與應(yīng)用必須考慮靜電放電(Electrostatic?Discharge，ESD)保護(hù)問題。半導(dǎo)體集成電路通常采用二極管組成的電阻ESD電路作為輸入/輸出的保護(hù)元件，但是為了避免外部ESD事件的額外電流流入內(nèi)部電路造成內(nèi)部元件的擊穿，通常在內(nèi)部電路和外部輸入/輸出端之間設(shè)置MOS型ESD保護(hù)結(jié)構(gòu)。SOI工藝中的ESD實(shí)效機(jī)制與體硅CMOS工藝所觀察到的有著明顯的區(qū)別。襯底用隱埋氧化層(BOX)與半導(dǎo)體器件進(jìn)行物理隔離。BOX區(qū)的存在極大地改變了ESD實(shí)效模式和機(jī)制。

SOI?MOS型ESD保護(hù)結(jié)構(gòu)已經(jīng)提出。最初結(jié)構(gòu)的ESD保護(hù)器件與本征器件制作于同一有源區(qū)，這種結(jié)構(gòu)的不足在于：在ESD事件中，泄露電流會抬高本征器件有源區(qū)的電勢，加強(qiáng)本征SOI?MOS器件的浮體效應(yīng)，影響本征SOI?MOS器件的輸出特性。另一種結(jié)構(gòu)是把ESD保護(hù)器件與本征MOS器件用淺溝槽隔離(STI)工藝隔離開，這種結(jié)構(gòu)的不足在于：在ESD事件中，由于BOX與STI包圍的ESD保護(hù)器件耗散能力低，ESD保護(hù)器件容易被泄露電流產(chǎn)生的熱量擊穿。

為了獲得足夠的ESD強(qiáng)度的ESD保護(hù)器件，通常有兩種途徑：一種是增大ESD保護(hù)元件或者是增加ESD保護(hù)元件數(shù)量，這種方法不利在于保護(hù)電路和芯片區(qū)域的增加；另一種方法是部分移除SOI襯底的半導(dǎo)體頂層硅膜以及對應(yīng)的隱埋氧化層，在暴露的SOI襯底體區(qū)制作ESD保護(hù)結(jié)構(gòu)，這種方法的不足在于暴露的SOI襯底體區(qū)制作保護(hù)結(jié)構(gòu)對后續(xù)工藝有影響。

發(fā)明內(nèi)容

本發(fā)明所要解決的技術(shù)問題是：提供一種用于絕緣體上硅技術(shù)的MOS型ESD保護(hù)結(jié)構(gòu)及其制作方法。

為解決上述技術(shù)問題，本發(fā)明采用如下技術(shù)方案。

一種ESD保護(hù)結(jié)構(gòu)，其包括直接連接SOI襯底體區(qū)的外延硅層；外延硅層的兩側(cè)為側(cè)氧隔離墻，所述側(cè)氧隔離墻用以劃分ESD保護(hù)結(jié)構(gòu)與本征有源結(jié)構(gòu)；外延硅層的頂部左右兩端分別為ESD保護(hù)結(jié)構(gòu)的源漏區(qū)；外延硅層的頂部中心位置處向上生長有ESD保護(hù)結(jié)構(gòu)的多晶硅柵；ESD保護(hù)結(jié)構(gòu)的多晶硅柵與外延硅層之間夾有ESD保護(hù)結(jié)構(gòu)的二氧化硅柵介質(zhì)；ESD保護(hù)結(jié)構(gòu)的多晶硅柵與ESD保護(hù)結(jié)構(gòu)的二氧化硅柵介質(zhì)的兩側(cè)設(shè)有側(cè)氧隔離墻。

一種用于絕緣體上硅技術(shù)的MOS型ESD保護(hù)結(jié)構(gòu)，所述保護(hù)結(jié)構(gòu)包括ESD保護(hù)結(jié)構(gòu)，所述ESD保護(hù)結(jié)構(gòu)包括直接連接SOI襯底體區(qū)的外延硅層；外延硅層的兩側(cè)為側(cè)氧隔離墻，所述側(cè)氧隔離墻用以劃分ESD保護(hù)結(jié)構(gòu)與本征有源結(jié)構(gòu)；外延硅層的頂部左右兩端分別為ESD保護(hù)結(jié)構(gòu)的源漏區(qū)；外延硅層的頂部中心位置處向上生長有ESD保護(hù)結(jié)構(gòu)的多晶硅柵；ESD保護(hù)結(jié)構(gòu)的多晶硅柵與外延硅層之間夾有ESD保護(hù)結(jié)構(gòu)的二氧化硅柵介質(zhì)；ESD保護(hù)結(jié)構(gòu)的多晶硅柵與ESD保護(hù)結(jié)構(gòu)的二氧化硅柵介質(zhì)的兩側(cè)設(shè)有側(cè)氧隔離墻。

作為本發(fā)明的一種優(yōu)選方案，所述保護(hù)結(jié)構(gòu)還包括SOI襯底，所述SOI襯底由下到上分別為SOI襯底體區(qū)，SOI襯底隱埋氧化層，頂層硅膜。

作為本發(fā)明的另一種優(yōu)選方案，所述保護(hù)結(jié)構(gòu)還包括本征SOI?MOS結(jié)構(gòu)，所述本征SOI?MOS結(jié)構(gòu)通過側(cè)氧隔離墻與所述ESD保護(hù)結(jié)構(gòu)分隔；所述本征SOI?MOS結(jié)構(gòu)包括：分別設(shè)于頂層硅膜的頂部左右兩端的本征SOI?MOS結(jié)構(gòu)的源漏區(qū)；生長于頂層硅膜的頂部中心位置處上方的本征SOI?MOS結(jié)構(gòu)的多晶硅柵；夾于本征SOI?MOS結(jié)構(gòu)的多晶硅柵與頂層硅膜之間的本征SOI?MOS結(jié)構(gòu)的二氧化硅柵介質(zhì)；生長于本征SOI?MOS結(jié)構(gòu)的多晶硅柵與本征SOI?MOS結(jié)構(gòu)的二氧化硅柵介質(zhì)的兩側(cè)的側(cè)氧隔離墻。

作為本發(fā)明的再一種優(yōu)選方案，所述本征SOI?MOS結(jié)構(gòu)的頂層硅膜左側(cè)連接側(cè)氧隔離墻，右側(cè)連接淺溝槽隔離墻。

一種ESD保護(hù)結(jié)構(gòu)的制作方法，包括以下步驟：

步驟一，由下到上依次生長SOI襯底體區(qū)，SOI襯底隱埋氧化層，頂層硅膜構(gòu)成SOI襯底；在SOI襯底上熱氧化生成一層二氧化硅緩沖層；

步驟二，在二氧化硅緩沖層上沉積一層氮化硅層；

步驟三，利用一道光刻工藝開口ESD保護(hù)單元區(qū)域，所述ESD保護(hù)單元區(qū)域從氮化硅層深入到SOI襯底隱埋氧化層；

步驟四，制作側(cè)氧隔離墻，用以劃分ESD保護(hù)單元和本征有源結(jié)構(gòu)；