[發明專利]提高晶圓溝道填充能力的方法有效

申請號：	200910198567.3	申請日：	2009-11-10
公開（公告）號：	CN102054734A	公開（公告）日：	2011-05-11
發明（設計）人：	李景倫	申請（專利權）人：	中芯國際集成電路制造(上海)有限公司
主分類號：	H01L21/762	分類號：	H01L21/762;H01L21/316
代理公司：	上海思微知識產權代理事務所(普通合伙) 31237	代理人：	屈蘅;李時云
地址：	20120***	國省代碼：	上海;31
權利要求書：	查看更多	說明書：	查看更多
摘要：
搜索關鍵詞：	提高溝道填充能力方法
鉆瓜網技術展會專利詞庫專利權人專利榜在售專利公布日期熱門專利

【說明書】：

技術領域

本發明涉及半導體器件的制造領域，且特別涉及一種提高晶圓溝道填充能力的方法。

背景技術

在半導體制造領域，現通常采用具有良好填充能力、較好薄膜沉積特性和較高填充效率的高密度電漿化學氣相沉積技術(High?Density?Plasma?Chemical?Vapor?Deposition，HDP-CVD)在淺溝道中淀積氧化硅薄膜，以形成淺溝道隔離結構(Shallow?Trench?Isolation，STI)、金屬制程前介電質層(Pre-Metal?Dielectric，PMD)或者是金屬層間介電質層(Inter-Metal?Dielectric，IMD)。但隨著半導體器件的最小特征尺寸的不斷減小，STI的尺寸也相應減小，當半導體器件的最小特征尺寸減小到65納米及其以下時，HDP-CVD工藝已無法滿足STI溝道填充的需求，容易在STI中出現填充空隙。

為克服HDP-CVD工藝所面臨的問題，應用材料遂提出了一種高深寬比制程技術(high?aspect-ratio?process，HARP)，其能滿足半導體器件的最小特征尺寸為65納米及其以下時填充STI溝道的需要，并能調整半導體器件的應力。

然而，對于高密度電漿化學氣相沉積技術而言，僅能在深寬比小于6.0的STI制程或者是深寬比小于2.7的PMD制程應用中，填充溝道時才不會出現孔洞缺陷；對于高深寬比制程技術而言，也僅能在深寬比小于7.0的STI制程或者是深寬比小于3.0的PMD制程應用中，填充溝道時才不會出現孔洞缺陷。因此，現有技術中的溝道填充技術僅能保證在深寬比小于7.0時不會出現孔洞缺陷。

隨著半導體制程技術的不斷發展，晶圓上溝道的深寬比(aspect?ratios)也在不斷提高，例如在45納米工藝中，晶圓上溝道的深寬比會相對于現有技術進一步提高，在STI制程中深寬比會大于8.0，因此需要新的溝道填充技術，以便滿足較高深寬比的工藝要求。

發明內容

本發明提出一種提高晶圓溝道填充能力的方法，其能夠有效滿足新工藝中較高深寬比的工藝要求。

為了達到上述目的，本發明提出一種提高晶圓溝道填充能力的方法，所述晶圓上形成有一溝道，該方法包括下列步驟：

步驟S100：以第一沉積速率進行基于臭氧-四乙氧基硅烷化學組分的高深寬比制程技術沉積第一氧化硅薄膜層于所述溝道中；

步驟S200：以第一基板直流偏壓功率進行高密度電漿化學氣相沉積以便對所述第一氧化硅薄膜層進行蝕刻；

重復依次進行步驟S100和步驟S200，直至蝕刻完畢后第一氧化硅薄膜層的厚度達到2000埃，完成晶圓溝道填充。

進一步的，所述第一沉積速率為小于10埃/分鐘。

進一步的，步驟S100中的處理溫度為300～600攝氏度，壓強為100～1000torr，四乙氧基硅烷的用量為100～300毫克/分，臭氧的流量為15000～30000sccm。

進一步的，所述第一氧化硅薄膜層的厚度為100埃～1000埃。

進一步的，所述第一基板直流偏壓功率為100～500W。

進一步的，步驟S200中高密度電漿化學氣相沉積處理基于Ar、He或H₂的環境中。