[發明專利]一種可擦寫的金屬-絕緣體-硅電容器結構

無效

• 申請號: 200910196299.1
• 申請日: 2009-09-24
• 公開（公告）號: CN101673772A
• 公開（公告）日: 2010-03-17
• 發明（設計）人: 丁士進;陳瑋;張敏;張衛
• 申請（專利權）人: 復旦大學
• 主分類號: H01L29/94
• 分類號: H01L29/94;H01L21/02
• 代理公司: 上海正旦專利代理有限公司
• 代理人: 陸 飛;盛志范

技術領域

本發明屬電容器技術領域，具體涉及一種高密度可擦寫的金屬-絕緣體-硅電容器結構。

背景技術

便攜式電子產品市場的日益膨脹大大刺激了非揮發存儲器的研究發展。在眾多非揮發存儲結構中，快閃存儲器由于其出色的性能和很好的工藝兼容性獨占鰲頭¹。近些年來，由于存儲單元的不斷縮小，基于二氧化硅/氮化硅/二氧化硅(ONO)介質結構的下一代快閃存儲器得到廣泛的關注和研究^1-4，因為多晶硅/ONO/硅(SONOS)結構具有較低的成本和耐輻射特性。在通常的SONOS結構中，氮化硅作為電荷存儲層，而二氧化硅作為阻擋氧化層，然而擦除飽和、電荷捕獲效率低是該結構中兩個嚴重的缺陷^5，6。此外，為了提高編程/擦除速度，穿過隧穿氧化層的電場(E_TO)應該加大，而穿過阻擋氧化層上的電場(E_BL)應該盡量減小，以避免Fowler-Nordheim(F-N)隧穿電流。前者可以通過降低隧穿氧化層厚度來實現，比如減少到2納米⁷，但是這也會帶來大量的存儲電荷泄漏，因為電子隧穿幾率隨著隧穿氧化層的厚度減小成指數增長。后者可以通過加大阻擋氧化層的厚度來實現，但是這會引起工作電壓增大，同樣也會使得器件的小型化變得困難。

基于ONO介質結構的MIS電容的工作原理如圖1所示。

當編程時，在金屬柵極上加一正電壓，此時能帶圖如圖1(a)所示，電子從襯底隧穿通過隧穿氧化層(SiO₂)到達電荷俘獲層，完成寫入操作。如果使用多晶硅作為柵極，那么此時還可能有空穴從柵極注入電荷俘獲層(氮化硅)，因此會降低編程效率。當進行擦除操作時，在柵極上加一負電壓，能帶圖如圖1(b)所示，空穴從襯底向電荷俘獲層(氮化硅)中注入，并與電子復合，甚至在氮化硅層中產生額外的正電荷，完成擦除操作。如果在進行擦除操作時，還有電子從柵極通過F-N隧穿注入到氮化硅層中，這會降低器件的擦除效率(擦除速率)。

參考文獻

[1]K.-H.Wu，H.-C.Chien，C.-C.Chan，T.-S.Chen，and?C.-H.Kao，IEEE?Trans.ElectronDevices?52，2005：987.

[2]K.W.S.Y.K.Lee，J.W.Hyun，J.D.Lee，B.-G.Park，S.T.Kang，J.，S.Y.H.D.Choe，J.N.Han，S.W.Lee，O.I.Kwon，C.Chung，D.Park，and?a.K.Kim，IEEE?Electron?Device?Lett.25，2004：317.

[3]S.H.K.Honda，and?Y.Cho，Appl.Phys.Lett.86，2005：63515.

[4]S.-H.H.C.-H.Lee，Y.-C.Shin，J.-H.Choi，D.-G.Park，and?K.Kim，Appl.Phys.Lett.86，2005：152908.

[5]C.-H.C.Y.-H.Lin，C.-T.Lin，C.-Y.Chang，and?T.-F?Lei，IEEE?Electron?Device?Lett.26，2005：154.

[6]K.-H.W.T.-S.Chen，H.Chung，and?C.-H.Kao，IEEE?Electron?Device?Lett.25，2004：205.

[7]J.Bu?and?M.H.White，Solid-State?Electron.44，2004：113.

發明內容

本發明的目的在于提出一種具有快擦寫速度、無擦除飽和、大存儲窗口的MIS電容結構。

本發明提出的MIS電容結構，其電容介質結構適合于快閃存儲器單元-金屬/氧化物/半導體場效應晶體管中的柵介質。其結構為：依次以高溫干氧熱氧化的SiO₂薄膜做電荷隧穿層，采用原子層淀積的HfO₂/Al₂O₃/HfO₂三明治納米疊層做電荷俘獲層，采用原子層淀積的Al₂O₃薄膜做電荷阻擋層，并且其形成以后沒有經過高溫熱退火步驟；襯底采用P型單晶硅；采用磁控反應濺射的HfN/TaN雙層薄膜做金屬電極，其中HfN與電荷阻擋層Al₂O₃直接接觸。