[發明專利]淺溝槽隔離結構的形成方法有效
| 申請號: | 200910195864.2 | 申請日: | 2009-09-17 |
| 公開(公告)號: | CN102024741A | 公開(公告)日: | 2011-04-20 |
| 發明(設計)人: | 袁宏韜;李敏 | 申請(專利權)人: | 中芯國際集成電路制造(上海)有限公司 |
| 主分類號: | H01L21/762 | 分類號: | H01L21/762;H01L21/00;H01L21/316;C23C16/44 |
| 代理公司: | 北京德琦知識產權代理有限公司 11018 | 代理人: | 牛崢;王麗琴 |
| 地址: | 201203 *** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 溝槽 隔離 結構 形成 方法 | ||
技術領域
本發明涉及半導體制造技術領域,特別涉及一種淺溝槽隔離結構的形成方法。
背景技術
目前,隨著半導體工藝進入深亞微米時代,半導體器件有源區之間的隔離層大多采用淺溝槽隔離(STI)工藝來制作。
現有技術中在晶圓上淺溝槽隔離結構的制作過程示意圖請參閱圖1a至圖1e,形成方法,包括以下步驟:
步驟11、請參閱圖1a,在半導體襯底100上依次形成墊氧化層101和刻蝕終止層102,其中半導體襯底為硅或者絕緣體上硅;墊氧化層101一般為二氧化硅,采用熱氧化的方法形成;刻蝕終止層102一般為氮化硅層,是一層堅固的掩膜材料。
步驟12、請參閱圖1b,在刻蝕終止層的表面形成圖案化的光阻膠(圖中未顯示),定義隔離區的位置,然后以圖案化的光阻膠為掩膜,依次刻蝕刻蝕終止層、墊氧化層以及半導體襯底,并且繼續刻蝕半導體襯底到一定深度,形成淺溝槽。
步驟13、請參閱圖1c,在淺溝槽內表面形成襯氧化層103,一般采用熱氧化的方法。
步驟14、請參閱圖1d,在溝槽內部以及刻蝕終止層表面,采用化學氣相沉積的方法進行溝槽氧化物104的填充。
步驟15、請參閱圖1e,進行化學機械拋光(CMP),平坦化所述填充的溝槽氧化物104,至顯露出刻蝕終止層,然后去除刻蝕終止層102和墊氧化層101。其中,在步驟11中沉積得到的氮化硅層102,可以在執行CMP的過程中充當拋光的阻擋材料,在顯露出刻蝕終止層時停止CMP。
至此,淺溝槽隔離結構已經形成。
隨著半導體器件的尺寸不斷縮小,需要形成淺溝槽的深寬比也越來越大,即淺溝槽相對較深,所以在執行步驟14的時候,由于工藝的限制,間隙填充(gap?filling)能力較差,溝槽氧化物無法均勻填充滿淺溝槽底部,在淺溝槽底部形成空洞(void)。為了解決此問題,提供了一種填充溝槽氧化物的方法。其具體形成淺溝槽隔離結構的步驟包括:
步驟21、請參閱圖2a,在半導體襯底100上依次形成墊氧化層101和刻蝕終止層102,其中半導體襯底為硅或者絕緣體上硅;墊氧化層101一般為二氧化硅,采用熱氧化的方法形成;刻蝕終止層102一般為氮化硅層,是一層堅固的掩膜材料。
步驟22、請參閱圖2b,在刻蝕終止層的表面形成圖案化的光阻膠(圖中未顯示),定義隔離區的位置,然后以圖案化的光阻膠為掩膜,依次刻蝕刻蝕終止層、墊氧化層以及半導體襯底,并且繼續刻蝕半導體襯底到一定深度,形成淺溝槽。
步驟23、請參閱圖2c,在淺溝槽內表面形成襯氧化層103,一般采用熱氧化的方法。
步驟24、請參閱圖2d,在溝槽內部以及刻蝕終止層表面,采用化學氣相沉積的方法沉積第一層溝槽氧化物201,但是沉積一段時間之后,溝槽開口處的第一溝槽氧化物的沉積量大于溝槽底部的沉積量,為了防止后續沉積溝槽氧化物時,溝槽內產生空洞,在沉積一定時間后,刻蝕溝槽開口處的第一層溝槽氧化物,使溝槽的開口打開;
然后在第一層溝槽氧化物201的表面進行第二層溝槽氧化物202的沉積,并刻蝕溝槽開口處的第二層溝槽氧化物202,使溝槽的開口處打開。圖2d中只示出了兩次循環進行溝槽氧化物沉積、刻蝕的示意圖,顯然,為了防止空洞的產生,可以多次循環進行溝槽氧化物沉積、刻蝕,使得溝槽底部沉積均勻,該步驟中形成的溝槽氧化物稱之為前層溝槽氧化物。
步驟25、請參閱圖2e,在第二層溝槽氧化物202的表面沉積第一頂層溝槽氧化物203,該第一頂層溝槽氧化物203的沉積采用低速率的沉積(Low?Deposition?Rate,LDR),沉積速率在1000~1800埃/分鐘(A/min),逐漸將淺溝槽底部填充均勻。
然后執行步驟26、進行第二頂層溝槽氧化物204的沉積,該層沉積速度較快,沉積速率在6000~8000A/min,最終完成溝槽氧化物的填充。如圖2f所示。但是低速率沉積的氧化物的應力與前層溝槽氧化物和處于其上層的正常沉積速率的氧化物的應力不匹配,導致粘合力比較差,出現嚴重的顆粒效應。這里顆粒效應指的是:在沉積工藝中,沉積膜不但會沉積在晶圓上,還會沉積在用于沉積工藝的反應腔內側壁上,即反應腔內側壁上會沉積有前層的溝槽氧化物、低速率沉積的氧化物以及較快速率沉積的氧化物,上述提到由于低速率沉積的氧化物,與前層溝槽氧化物和處于其上層的較快沉積速率的氧化物的粘合力較差,就會有氧化物顆粒從反應腔內側壁上剝落下來,落在正在制作的半導體器件上,嚴重影響半導體器件的良率。
發明內容
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中芯國際集成電路制造(上海)有限公司,未經中芯國際集成電路制造(上海)有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200910195864.2/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





