[發(fā)明專利]一種集成電感

無效

• 申請?zhí)枺?/td>: 200910194583.5
• 申請日: 2009-08-25
• 公開（公告）號: CN101640196A
• 公開（公告）日: 2010-02-03
• 發(fā)明（設(shè)計）人: 孔蔚然
• 申請（專利權(quán)）人: 上海宏力半導(dǎo)體制造有限公司
• 主分類號: H01L27/01
• 分類號: H01L27/01;H01L21/265
• 代理公司: 上海思微知識產(chǎn)權(quán)代理事務(wù)所(普通合伙)
• 代理人: 鄭 瑋

技術(shù)領(lǐng)域

本發(fā)明涉及一種電感，特別涉及一種應(yīng)用于集成電路中的集成電感，屬于半導(dǎo)體器件技術(shù)領(lǐng)域。

背景技術(shù)

電感是以電磁場形式儲存能量的一種無源元件，廣泛應(yīng)用于無線射頻通信中的放大器、混頻器以及功率放大器等電路中。隨著半導(dǎo)體集成電路制造技術(shù)的進(jìn)步，集成電路越來越向著小體積、低成本、高集成度的方向發(fā)展，原來通常在集成電路芯片外制作的電感也逐漸被集成到芯片中。

現(xiàn)有的集成電感一般包括襯底、電感線圈以及位于襯底和電感線圈之間的用來隔離電感線圈和襯底的絕緣隔離層。襯底最好是選擇高阻抗的或幾乎無能量損耗的絕緣襯底，但是由于此類襯底成本太高，一般還是使用低阻抗的摻雜硅襯底以降低芯片成本。絕緣隔離層一般為二氧化硅材料。電感線圈利用一金屬導(dǎo)線以螺旋環(huán)繞的方式形成平面螺旋結(jié)構(gòu)，與絕緣襯底平行。電流從電感線圈一端流入，從另一端流出。

評價電感的一個重要指標(biāo)是品質(zhì)因子Q，其定義為電感在一個周期內(nèi)存儲的能量和損耗的能量的比值，電感的Q值越大，表示該電感的質(zhì)量越好。由于集成電感的電感線圈制作在襯底上，當(dāng)電感線圈上有電流通過時，會產(chǎn)生穿過襯底的磁場，從而在襯底中以及襯底表面的區(qū)域產(chǎn)生反方向的感應(yīng)電流，導(dǎo)致額外的襯底能量損耗，降低了電感Q值。在現(xiàn)有的集成電感中，由于摻雜襯底阻抗較低，使得電感電流在襯底中以及襯底表面的區(qū)域產(chǎn)生的感應(yīng)電流較大，導(dǎo)致較高的襯底能量損耗和較低的電感Q值，這大大限制了它的應(yīng)用。

為了減小摻雜襯底能量損耗，人們嘗試過很多方法，其中一種方法通過腐蝕電感下面的襯底以形成一個深的空腔，從而使電感懸浮于空中，形成懸浮電感。但是形成懸浮電感襯底的空腔所需的微機(jī)械技術(shù)和傳統(tǒng)的集成電路工藝以及標(biāo)準(zhǔn)的塑料封裝不兼容，很難實現(xiàn)電感的芯片集成。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種集成電感，以降低現(xiàn)有的集成電感的襯底能量損耗，提高其電感Q值。

本發(fā)明提供一種集成電感，包括襯底、形成于襯底上的絕緣隔離層以及制作于絕緣隔離層上的電感線圈，其中，在所述襯底中形成有至少一個位于電感線圈下方的摻雜類型與所述襯底的摻雜類型相反的摻雜深阱。

可選的，所述襯底中具有多個平行排列的摻雜深阱。

可選的，所述襯底中具有多個正交排列的摻雜深阱。

可選的，所述摻雜深阱的寬度為0.2～100微米，深度為0.5～5微米。

可選的，所述摻雜深阱通過離子注入法形成。

與現(xiàn)有的集成電感相比，本發(fā)明提供的一種集成電感，通過在襯底中形成至少一個位于電感線圈下方的摻雜類型與襯底的摻雜類型相反的摻雜深阱，進(jìn)而在襯底內(nèi)形成了PN結(jié)，有效的阻斷了在襯底中以及襯底表面的區(qū)域產(chǎn)生的感應(yīng)電流，從而降低了襯底能量損耗，提高了電感Q值。

附圖說明

圖1為本發(fā)明的第一個實施例的集成電感的俯視圖；

圖2為本發(fā)明的第一個實施例的在襯底中形成有摻雜深阱的集成電感的剖面圖；

圖3為本發(fā)明的第二個實施例的集成電感的俯視圖；

圖4為本發(fā)明的第三個實施例的集成電感的俯視圖。

具體實施方式

為使本發(fā)明的目的、特征更明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施方式作進(jìn)一步的說明。

在背景技術(shù)中已經(jīng)提及，現(xiàn)有的集成電感襯底阻值較低，使得電感電流在襯底中以及襯底表面的區(qū)域產(chǎn)生的感應(yīng)電流較大，導(dǎo)致較高的襯底能量損耗和過低的電感Q值。

本發(fā)明的核心思想在于，通過在襯底中形成至少一個位于電感線圈下方的摻雜類型與襯底的摻雜類型相反的摻雜深阱，進(jìn)而在襯底內(nèi)形成PN結(jié)，阻斷在襯底中以及襯底表面的區(qū)域產(chǎn)生的感應(yīng)電流，從而達(dá)到降低襯底能量損耗和提高電感Q值的目的。

圖1為本發(fā)明的第一個實施例的集成電感的俯視圖，該集成電感1包括襯底11，形成于襯底上的絕緣隔離層12以及制作于絕緣隔離層上的電感線圈13，其中，在襯底11中沿X方向形成有多個平行排列的位于電感線圈13下方的摻雜類型與襯底的摻雜類型相反的摻雜深阱111。優(yōu)選的，所述摻雜深阱111的寬度為0.2～100微米，深度為0.5～5微米。本實施例中采用螺旋環(huán)繞的圓環(huán)形電感線圈、P型摻雜硅襯底(P-sub)、N型摻雜深阱(N-well，NW)以及二氧化硅(SiO₂)絕緣隔離層。