[發明專利]一種建立集成電路芯片內工藝偏差的空間相關性模型的方法有效
| 申請號: | 200910194421.1 | 申請日: | 2009-08-21 |
| 公開(公告)號: | CN101996266A | 公開(公告)日: | 2011-03-30 |
| 發明(設計)人: | 曾璇;陸偉成;陶俊;嚴昌浩;付強 | 申請(專利權)人: | 復旦大學 |
| 主分類號: | G06F17/50 | 分類號: | G06F17/50 |
| 代理公司: | 上海正旦專利代理有限公司 31200 | 代理人: | 包兆宜 |
| 地址: | 20043*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 建立 集成電路 芯片 工藝 偏差 空間 相關性 模型 方法 | ||
技術領域
本發明屬于集成電路領域,具體涉及一種建立集成電路芯片內工藝偏差的空間相關性模型的方法。
背景技術
隨著集成電路制造工藝水平的飛速發展,集成電路芯片的特征尺寸不斷減小。時至今日,集成電路MOS管的特征尺寸已經達到納米量級,半導體制造工業進入到納米工藝時代。在復雜的納米制造工藝下,集成電路器件和互連線的幾何與電學參數特性值(例如MOS管有效溝道長度、互連線寬度和高度、閾值電壓等)在實際芯片上不再是一個簡單、確定的設計標稱值,而是圍繞著標稱值呈現某種形式的概率密度分布。這種在芯片制造過程的工藝偏差,導致了不可控的器件和互連線的幾何尺寸偏差與電學參數偏差。隨著制造工藝的技術節點向45nm/32nm轉移,工藝偏差相對于標稱值所占的比重越來越大,使得實際電路性能偏離原始設計值過遠,發生時序失效或者功耗過高,導致芯片成品率降低。因此,集成電路設計者需要在設計階段就對工藝偏差加以考慮,以解決日益嚴重的芯片成品率問題[1]。
工藝偏差按空間范圍分類可分為兩類:芯片內的工藝偏差(簡稱為片內偏差)和芯片之間的工藝偏差(簡稱為片間偏差)。在納米工藝下,片內偏差超過片間偏差成為主導整體工藝偏差的關鍵性因素。片內偏差表現出某種空間相關性,通常是指:器件之間的空間距離越接近,它們的工藝偏差值就越趨于相同。空間相關性信息在考慮工藝偏差的電路分析設計中具有重要作用。研究表明,忽略工藝偏差的空間相關性,在時序分析中可造成高達30%的誤差[1]。空間相關性通常可以表示為器件特性參數值的相關程度相對于器件之間空間距離的一個函數,稱為空間相關函數。
要解決工藝偏差問題,重要的是需要建立工藝偏差模型。片內偏差的空間相關性建模工作通常包含兩個步驟:(1)空間相關函數的選取:對片內偏差進行分解以分析其中真正體現空間相關性的偏差成分,并選取一個合適的函數作為空間相關函數的表征。該函數參數值未定,但對于所有的參數值它都應該滿足正定性,即由該相關函數得到的任意一個相關矩陣都應是半正定的。(2)空間相關函數參數的確定:采用某種參數估計方法來提取空間相關函數的參數值,從而唯一確定空間相關函數的具體形式。而且在提取過程中要考慮到實際測量數據中所包含的其他偏差成分以及測量誤差的影響。近年來,如何從測試芯片的測量數據出發提取空間相關函數的參數值,從而建立片內偏差的空間相關性模型,成為工業界迫切需要解決的難題。
對于上述空間相關性建模的第一個步驟:空間相關函數的選取,現有研究一般都是根據文獻[2]將片內偏差分解為如下三個部分:(a)確定性部分。它由版圖形狀決定,可通過分析版圖特征而對其進行建模。(b)空間相關部分。它不能用明確的解析表達式表示,具有隨機性;但是它又具有空間相關性,即偏差值之間的相關程度能夠用空間相關函數表示。(c)純隨機部分。它完全隨機,通常被建模為獨立且同一分布的高斯隨機變量。從以上對片內偏差的分解可以看出,真正體現空間相關性的是空間相關部分偏差,它可以用空間相關函數來表征。由于空間相關函數需要滿足正定性,因此并不是任意一個函數都能夠作為空間相關函數,實際的做法是使用已被證明滿足正定性的標準函數族,如:指數函數、高斯函數和Matérn函數等。
對于上述空間相關性建模的第二個步驟:空間相關函數參數的確定,現有工作大體上可以分為兩類:基于最小二乘估計的方法和基于最大似然估計的方法。前者以文獻[3]為代表,后者以文獻[4]為代表。文獻[3]用Matérn函數作為空間相關函數的表征,將測量誤差建模為高斯白噪聲,使用基于最小二乘估計的數據擬合方法來提取空間相關函數。該方法在提取片內偏差空間相關性信息的同時,試圖同時提取片間偏差的方差。這種過于“貪婪”的方法往往會導致以片間偏差估計值的嚴重偏差,來換取片內空間相關函數的提取精度。而文獻[4]用指數函數和Matérn函數作為空間相關函數的表征,使用最大似然法對每塊測試芯片的似然函數分別進行最大化求解,得到每塊芯片的空間相關函數參數值。但該方法具有以下兩個缺點:(1)它是針對單塊測試芯片進行的,提取結果是多個分立的空間相關函數。而在考慮工藝偏差的電路分析設計中需要的是一個相關函數,面對這些參數值完全不同的相關函數,設計者不知道究竟該選擇哪個來使用。(2)它在提取過程中沒有考慮片內偏差的純隨機部分和測量誤差的干擾,提取結果精度會受到嚴重影響。與本發明相關的參考文獻有:
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于復旦大學,未經復旦大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200910194421.1/2.html,轉載請聲明來源鉆瓜專利網。





