[發(fā)明專利]高速兩級運算放大器

無效

• 申請?zhí)枺?/td>: 200910189633.0
• 申請日: 2009-08-26
• 公開（公告）號: CN101635560A
• 公開（公告）日: 2010-01-27
• 發(fā)明（設計）人: 余浩
• 申請（專利權）人: 余浩
• 主分類號: H03F3/68
• 分類號: H03F3/68;H03F1/08;H03F3/45
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種高速兩級運算放大器，包括第一級放大器、第二級放大器及與第一級放大器及第二級放大器連接的共模反饋電路，其特征在于：所述第一級放大器包括依次設置的第一級輸入器件、第一共源共柵P型晶體管對、第一共源共柵N型晶體管對及有源負載管，所述第一共源共柵P型晶體管對與第一共源共柵N型晶體管對之間形成第一級輸出節(jié)點，所述第二級放大器包括第二級輸入晶體管對、與第二級輸入器件連接的第二級有源負載管，第二級輸入器件與第二級有源負載管之間設置有差分輸出端，所述第一共源共柵N型晶體管對的兩個源極與所述差分輸出端的兩個端點分別連接且在所述第一共源共柵N型晶體管對的兩個源極與各自所連接的差分輸出端的端點之間設置有頻率補償電容。

2.如權利要求1所述的高速兩級運算放大器，其特征在于：所述第一級輸入器件與第一共源共柵P型晶體管對之間設置有第二共源共柵P型晶體管對。

3.如權利要求2所述的高速兩級運算放大器，其特征在于：所述第一級輸出節(jié)點接入所述第二級輸入晶體管對，所述第一共源共柵N型晶體管對與有源負載管之間設置有第二共源共柵N型晶體管對。

4.如權利要求1或2或3所述的高速兩級運算放大器，其特征在于：所述頻率補償電容與差分輸出端的端點之間進一步設置有電阻。

5.如權利要求4所述的高速兩級運算放大器，其特征在于：第二輸入晶體管對為N型晶體管對；所述第一級放大器另包括尾電流P型晶體管，所述尾電流P型晶體管的源極接入外部電源，其漏極接入第一級輸入器件并為第一級輸入器件提供偏置電流；所述第二級有源負載管由外部電源提供偏置電流。

6.如權利要求5所述的高速兩級運算放大器，其特征在于：所述第二級放大器另包括尾電流N型晶體管，所述尾電流N型晶體管的源極接地、漏極接入第二級輸入器件并為第二級輸入器件提供偏置電流，所述第一級放大器進一步包括附加放大器。

7.如權利要求6所述的高速兩級運算放大器，其特征在于：所述第一共源共柵P型晶體管對或第二共源共柵P型晶體管對或第一共源共柵N型晶體管對或第二共源共柵N型晶體管對中的每個晶體管的源極、柵極分別與附加放大器的輸入端、輸出端連接。

8.如權利要求7所述的高速兩級運算放大器，其特征在于：所述第一共源共柵P型晶體管對或第二共源共柵P型晶體管對或第一共源共柵N型晶體管對或第二共源共柵N型晶體管對中的每對晶體管對中一個晶體管的源極接入附加放大器的輸入端的負極，其柵極接入附加放大器輸出端的正極；另一個晶體管的源極接入附加放大器輸入端的正極，其柵極接入附加放大器的輸出端的負極。

9.如權利要求8所述的高速兩級運算放大器，其特征在于：所述共模反饋電路包括與第一級放大器連接的第一級共模反饋電路及與第二級放大器連接的第二級共模反饋電路，所述第一級尾電流P型晶體管的柵極與第一級共模反饋電路連接；所述第二級有源負載管為P型晶體管對，所述第二級有源負載管的柵極與第二級共模反饋電路連接。

10.如權利要求9所述的高速兩級運算放大器，其特征在于：第一級共模反饋電路包括第一組開關及第二組開關，所述第一組開關與第二組開關由不交疊時鐘控制，第一組開關包括三個開關，其中兩個開關接第一參考電平，另外一個接第二參考電平，第一參考電平與第二參考電平之間接入有共模保持電容并通過第一組開關控制共模保持電容與第一參考電平及第二參考電平之間的導通，所述共模保持電容同時接入第一級輸出節(jié)點與第一級放大器的尾電流P型晶體管的柵極之間并通過第二組開關控制與第一級輸出節(jié)點與第一級放大器的尾電流P型晶體管的柵極之間的導通；第二級共模反饋電路包括第三組開關及第四組開關，所述第三組開關與第四組開關由不交疊時鐘控制，第三組開關包括三個開關，其中兩個開關接第三參考電平，另外一個接第四參考電平，第三參考電平與第四參考電平之間接入有共模保持電容并通過第三組開關控制共模保持電容與第三參考電平及與第四參考電平之間的導通，所述共模保持電容同時接入所述差分輸出端與第二級放大器的第二級有源負載管的柵極之間并通過第四組開關控制與差分輸出端與第二級有源負載管的柵極之間的導通。