[發明專利]基片集成波導斜排縫定向耦合器無效
| 申請號: | 200910184940.X | 申請日: | 2009-10-21 |
| 公開(公告)號: | CN101702460A | 公開(公告)日: | 2010-05-05 |
| 發明(設計)人: | 華光;洪偉;陳德挺 | 申請(專利權)人: | 東南大學 |
| 主分類號: | H01P5/18 | 分類號: | H01P5/18 |
| 代理公司: | 南京經緯專利商標代理有限公司 32200 | 代理人: | 黃雪蘭 |
| 地址: | 210096*** | 國省代碼: | 江蘇;32 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 集成 波導 斜排縫 定向耦合器 | ||
技術領域
本發明涉及基片集成波導斜排縫定向耦合器,應用于微波毫米波混合電路和微波毫米波集成電路,屬微波、毫米波技術。
背景技術
在微波系統中定向耦合器是一種用途較廣的微波器件,它可用于調制解調器、功率放大器、平衡混頻器、系統功率檢測等各種用途。波導定向耦合器的結構形式有很多種,就其耦合結構的形式而論,有孔、槽、縫隙之別。矩形波導分支耦合器作為一種比較經典的形式,在雷達系統中得到了大量地應用,其主要優點是功率容量大、適合于在高功率發射機中使用,它的主要缺點是體積龐大。自從微帶線和帶狀線問世以來,人們提出了這類傳輸線組成的分支定向耦合器,具有體積小,重量輕的優點,使得它們在集成電路和微波混合集成電路的低功率系統中獲得了廣泛的應用。然而,在高頻率工作時,由于微帶線的損耗和不連續性等因素大大影響了微帶形式耦合器的性能,且其抗干擾性也較差,因此有必要尋找一種具有強抗干擾性、低損耗、體積小、重量輕的微波毫米波定向耦合器。
發明內容
本發明提供一種工作頻帶寬、強耦合、高隔離度的基片集成波導斜排縫耦合器,本發明減小了傳統波導斜排縫耦合器的體積,提高了工作帶寬。
本發明采用如下技術方案:
一種基片集成波導斜排縫耦合器,包括:第一基片集成波導和第二基片集成波導,并且,第一基片集成波導和第二基片集成波導上下正交疊放,在位于上方的第一基片集成波導的下寬壁上設有第一傾斜耦合縫,在位于下方的第二基片集成波導的上寬壁上設有第二傾斜耦合縫,所述第一傾斜耦合縫與第二傾斜耦合縫完全重疊。
基片集成波導斜排縫耦合器由兩塊上下正交疊放基片集成波導構成。耦合區的每排斜縫沿x軸方向的間距相等,離開耦合區中心點的距離相等,每條斜縫的長度、寬度和傾斜角都相等。不同hslot、w、px、py、θ的值對應著不同耦合度。良好的高頻板材及成熟的PCB加工工藝可以保證制造的精度和可靠性。
與現有技術相比,基片集成波導斜排縫耦合器具有以下優點:
1)具有類似于矩形波導寬邊定向耦合器的優點,諸如,損耗低,無泄漏波對電路系統產生干擾,具有良好的電性能。
2)由于可用與微波、毫米波集成電路基片相同的材料,因此便于我們集成到微波、毫米波集成電路當中。
3)由于基片集成波導具有很大的寬高比,因此這種斜排縫定向耦合器比傳統的矩形波導斜排縫定向耦合器具有更寬的工作頻帶。
附圖說明
圖1是本發明的結構主視圖,以耦合區的中心點為坐標原點,以第一基片集成波導1的下寬壁的縱軸線為x軸,方向如圖1所示,以第二基片集成波導2的上寬壁的縱軸線為y軸,方向如圖1所示,建立直角坐標系。其中,a為基片集成波導兩排金屬通孔的圓心距離,hslot為斜縫的長度,w為斜縫的寬度,px為相鄰斜縫在x軸方向上的間距,py為縫的中心距離x軸的垂直長度,θ為斜縫與y軸所成的角度。
圖2第一基片集成波導1的背視圖。
圖3第二基片集成波導2的主視圖。
圖4是本發明各端口的回波損耗。
圖5是本發明直通、耦合和隔離端的s參數。
具體實施方式
實施例1
一種基片集成波導斜排縫耦合器,包括:第一基片集成波導1和第二基片集成波導2,并且,第一基片集成波導1和第二基片集成波導2上下正交疊放,在位于上方的第一基片集成波導1的下寬壁上設有第一傾斜耦合縫3,在位于下方的第二基片集成波導2的上寬壁上設有第二傾斜耦合縫4,所述第一傾斜耦合縫3與第二傾斜耦合縫4完全重疊。在本實施例中:
在位于上方的第一基片集成波導1的下寬壁上設有至少1排第一傾斜耦合縫3,每排第一傾斜耦合縫3至少有3條且每排第一傾斜耦合縫相互平行,在位于下方的第二基片集成波導2的上寬壁上設有至少1排第二傾斜耦合縫4,每排第二傾斜耦合縫4至少有3條且每排第二傾斜耦合縫相互平行;
每條第一、第二傾斜耦合縫的長度、寬度和傾斜角相等,相鄰的第一傾斜耦合縫之間的間距相等,相鄰的第二傾斜耦合縫之間的間距相等,并且,相鄰的第一傾斜耦合縫之間的間距與相鄰的第二傾斜耦合縫之間的間距相等。
參照圖1,一種基片集成波導斜排縫耦合器,包括:兩塊上下正交疊放的基片集成波導,在兩塊基片集成波導正交的公共寬壁表面刻蝕著兩排(每排三條或更多條斜縫)傾斜縫隙,構成基片集成波導耦合器的耦合區。耦合區的每排斜縫沿x軸方向的間距相等,離開耦合區中心點的距離相等,每條斜縫的長度、寬度和傾斜角都相等。不同hslot、w、px、py、θ的值對應著不同耦合度。
本實施例進一步采取以下技術措施:
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于東南大學,未經東南大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200910184940.X/2.html,轉載請聲明來源鉆瓜專利網。





