[發明專利]一種高速并行8PSK時鐘恢復系統及恢復方法

有效

• 申請號: 200910180341.0
• 申請日: 2009-10-26
• 公開（公告）號: CN101674173A
• 公開（公告）日: 2010-03-17
• 發明（設計）人: 謝耀菊;楊新權;楊光文;李立;平一帆
• 申請（專利權）人: 西安空間無線電技術研究所
• 主分類號: H04L7/00
• 分類號: H04L7/00
• 代理公司: 中國航天科技專利中心
• 代理人: 安 麗

技術領域

本發明涉及數字通信領域，具體屬于高速數字解調器領域，是指一種解調8PSK信號的并行實現時鐘同步的方法。

背景技術

隨著通信容量日益增加，遙感衛星系統射頻頻譜變得越來越擁擠，數據速率不斷增長，所需帶寬越來越寬，使得信道間的相互干擾相當突出。在這種情況下，TCM?8PSK調制技術是近年發展起來的一種解決通信系統有效性與可靠性的方案。它可以在不增加信號帶寬、不降低有效信息傳輸速率情況下，獲得明顯的編碼增益。適合于在帶寬受限的信道中進行信息傳輸。

近年來數字器件的快速發展，使得高碼速率全數字解調器的實現成為可能。高速數字接收機應用于高速無線數據傳輸系統中，特別是衛星通信中。衛星通信，具有覆蓋地域廣、通信距離遠、通信容量大、傳輸質量好等特點，是現代信息社會的一種重要通信手段，發揮著越來越重要的作用。高速數字接收機依靠數字信號處理算法來實現同步解調，對解調器并行處理結構的研究是打破由于數字器件工作頻率產生的速率瓶頸，從而實現高速解調接收的必要手段。

高速全數字接收機是遙感衛星通信系統中的一個關鍵部分。因為衛星發往地球的圖像質量越來越高，數據量也越來越大，為了能夠實時、可靠的將載荷數據接收下來，高性能的解調接收機是重要的設備之一。

在數字接收系統中，為了正確恢復出發送端的符號信息，必須做到定時同步。定時同步恢復技術是無線通信的關鍵技術之一，對接收機的整體性能有直接影響。定時誤差的提取方法有很多，大體可以分為兩種：數據輔助和非數據輔助。在高速數傳系統中，一般都采用的是非數據輔助算法，它具有快速捕獲定時誤差的優點，而且不需要插入額外的定時信息，增加了實際傳輸數據信息速率。

由于衛星數據傳輸速率越來越高，串行結構的數字解調接收機系統已經難以應付如此高的處理速度。目前雖然電子器件工藝的發展迅速，FPGA的最高速率不斷攀升，但是實際應用中對于數據傳輸速度的要求是無止境的，器件速率的發展很難趕上數據傳輸速度的發展。在對于HDL程序進行時序優化后，在一定程度上能夠提升系統整體運行速率，但是沒有解決根本的瓶頸問題。

為了在FPGA最高速率受限的情況下，大幅度地提升解調系統的運行速率，只能通過算法優化，使得在同樣地系統時鐘下，解調系統能夠解調的碼速率得到提升，所以將串行結構算法轉化為并行結構算法是目前最可行的方法。因此，并行結構成為高速數字解調系統的首選，即用器件規模換取處理速度。

“全數字接收機的定時同步研究”(2009年第1期大眾科技)和“DVB-C接收機中的時鐘恢復電路設計”(2006.33計算機工程與應用)，是針對多進制的調制信號提出的時鐘恢復電路，文章都是采用的Gardner算法進行誤差計算，時鐘抖動大，解調器性能比本文提出方案要差。

“一種改進的QAM信號時鐘誤差檢測算法”(2008年第32卷第7期電視技術)，針對多電平信號時鐘環路誤差抖動大的特點，提出了改進的誤差計算公式，但沒有給出修正系數具體的范圍，而且計算只用到三個采樣點，沒有充分利用其它采樣點所攜帶的信息，求出的誤差勢必會使時鐘環路鎖定有延遲和背離鎖定點的問題。

發明內容

本發明的技術解決問題是：克服現有技術的不足，提供一種鎖定快，穩定性好，恢復時鐘抖動小的高速并行8PSK時鐘恢復系統及恢復方法。

本發明系統的技術解決方案是：一種高速并行8PSK時鐘恢復系統，由并行時鐘誤差提取模塊、時鐘掃描模塊、時鐘鎖定指示提取模塊和電壓控制晶體振蕩器VCXO組成時鐘環路；

并行時鐘誤差提取模塊對高速并行數字接收機輸出的基帶數據進行S倍采樣率采樣，生成時鐘誤差信號ε_T，并將生成的時鐘誤差信號ε_T發送給電壓控制晶體振蕩器VCXO和時鐘掃描模塊；時鐘誤差信號ε_T的確定公式為：