[發明專利]具有增加的溝道面積的半導體器件及其制造方法

無效

• 申請號: 200910178583.6
• 申請日: 2007-03-27
• 公開（公告）號: CN101673767A
• 公開（公告）日: 2010-03-17
• 發明（設計）人: 趙俊熙
• 申請（專利權）人: 海力士半導體有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L29/423;H01L21/336
• 代理公司: 北京集佳知識產權代理有限公司
• 代理人: 顧晉偉;王春偉

本申請是2007年3月27日提交的標題為“具有增加的溝道面積的 半導體器件及其制造方法”的中國專利申請第200710086976.5號的分案 申請。

相關申請交叉引用

本發明要求已分別于2006年03月31日和2006年12月08日提交 的韓國專利申請第10-2006-0029870號及第10-2006-0124736號案件的優 先權，全文并入以供參考。

技術領域

本發明涉及半導體器件，更具體涉及具有增加的溝道(channel)面 積的半導體器件及其制造方法。

背景技術

一般對于半導體器件而言，由于微型化已降低了設計規則，因此溝 道區域中的硼濃度增加，這造成電場增加。這種情形在動態隨機存取存 儲器(DRAM)單元和平面型N-溝道金屬-氧化物半導體場效應晶體管 (NMOSFET)中特別明顯。因此，經常難以獲得可接受的刷新(refresh)時 間。

由于半導體器件(例如DRAM)大規模集成的緣故，特征尺寸趨 于減少，同時摻雜濃度趨于增加。這種增加導致半導體器件的電場 增加，然而電場的增加還使結漏電增加。

此外，由于溝道長度與寬度常受到限制，因此日益增加地應用 溝道摻雜以滿足所需技術特征。結果，電子遷移率很可能降低，這 種遷移率的下降使得難以獲得所需通過溝道的電流流量。

圖1A是具有傳統平面式NMOSFET的半導體器件的上視圖， 圖1B示出圖1A所示的半導體器件中沿A-A’剖開的平面的剖面圖。 淺溝槽隔離(STI)過程在襯底11的區域上執行以形成隔離結構12(例 如，場氧化物層)，柵極氧化物層13形成在由隔離結構12所限定的 襯底11的有源區域11A上。平面型柵極PG形成在柵極氧化物層 13上，其中每一個平面型柵極PG包括柵極電極14和柵極硬掩模 15，二者依照此一順序相互堆疊。在有源區域11A中，N-型源極和 漏極區域S與D形成在每一個平面型柵極PG的兩側上。

如前所述，由于平面型柵極PG形成在襯底11的有源區域11A 的平坦表面上，因此它們常被稱為具有平面溝道的NMOSFET。然 而，由于大規模集成的緣故，平面型晶體管結構常常難以獲得所需 的溝道長度與寬度，因此，可能不能阻止短(或窄)溝道效應。

凹陷溝道陣列晶體管(RCAT)或FinFET被建議用來克服上述限 制。雖然這些建議的晶體管結構能夠通過使用有源區域的三個表面 來增加溝道面積，但是這些結構可能因為高度集成而不足以使溝道 面積增加至某一程度。

發明內容

本發明的特定實施方案提供一種能夠最大化溝道面積的半導體 器件及其制造方法。

根據本發明的一方面，提供一種半導體器件，其包括：三維有源 區域，其包括頂表面、兩側表面及底表面；柵極絕緣層，其形成在所 述有源區域的頂表面、兩側表面及底表面上；和柵電極，其形成在圍 繞所述有源區域的柵極絕緣層上。

根據本發明的另一方面，提供一種半導體器件的制造方法，包 括：在襯底中形成溝槽，所述溝槽限定襯底的有源區域；蝕刻溝槽下 方的襯底，以形成在一方向上連接溝槽并且提供支撐有源區域的柱 狀物的第一凹陷；形成同時填充第一凹陷和溝槽的隔離結構；蝕刻 襯底和隔離結構的一部份，以形成暴露出有源區域的頂表面、兩側 表面和底表面的第二凹陷；在所暴露的有源區域的頂表面、兩側表面 及底表面上形成柵極絕緣層；和在柵極絕緣層上形成柵電極以環繞 有源區域。

在一個實施方案中，一種制造半導體器件的方法包括：在襯底 上形成有源區域，所述有源區域具有限定第一、第二、第三和第四 溝道的第一、第二、第三和第四表面。圍繞有源區域形成柵極絕緣 層以隔離所述第一、第二、第三和第四表面。圍繞柵極絕緣層和有 源區域的第一、第二、第三和第四表面形成柵電極。所述柵電極用 來控制在第一、第二、第三和第四溝道中流動的電流。連接有源區 域的第一、第二、第三和第四表面以限定基本為多邊形的結構。該 多邊形的轉角可以是圓形的。

項目1.一種半導體器件，包括：有源區域，其限定至少四個表面，該 四個表面包括第一、第二、第三和第四表面；柵極絕緣層，其包圍所述有 源區域的四個表面而形成；和柵電極，其形成為包圍所述柵極絕緣層和所 述有源區域的四個表面的環形，其中所述有源區域由在所述柵電極之間支 撐所述有源區域的柱狀物所支撐。