[發(fā)明專利]鎖相回路電路及增益校準(zhǔn)方法

有效

• 申請(qǐng)?zhí)枺?/td>: 200910176455.8
• 申請(qǐng)日: 2009-09-15
• 公開（公告）號(hào): CN101931403A
• 公開（公告）日: 2010-12-29
• 發(fā)明（設(shè)計(jì)）人: 汪炳穎
• 申請(qǐng)（專利權(quán)）人: 聯(lián)發(fā)科技股份有限公司
• 主分類號(hào): H03L7/099
• 分類號(hào): H03L7/099;H03L7/18
• 代理公司: 北京萬(wàn)慧達(dá)知識(shí)產(chǎn)權(quán)代理有限公司 11111
• 代理人: 葛強(qiáng);張一軍

技術(shù)領(lǐng)域

本發(fā)明是有關(guān)于鎖相回路(Phase?Locked?Loop，PLL)電路及增益校準(zhǔn)方法。

背景技術(shù)

多種不同類型的集成電路與非集成電路會(huì)使用時(shí)鐘產(chǎn)生電路，例如PLL電路。使用PLL電路的集成電路的示例包含圖形處理器(graphics?processor)、中央處理單元、量測(cè)處理器、微處理器、通信處理器或任意其它使用時(shí)鐘產(chǎn)生器的適用集成電路。制造工藝偏差(variation)、電壓供應(yīng)偏差及因溫度變化引起的偏差，均可導(dǎo)致PLL發(fā)生相位偏差(go?out?of?phase)，從而導(dǎo)致丟失時(shí)鐘數(shù)據(jù)(clockdata)。盡管PLL電路使用反饋結(jié)構(gòu)能夠在一定程度上調(diào)整相位偏差，然而對(duì)于偏差范圍比較寬的狀況，反饋結(jié)構(gòu)調(diào)整并不能夠滿足需求。對(duì)于傳統(tǒng)壓控振蕩器(Voltage?Controlled?Oscillator，VCO)校準(zhǔn)方法，PLL電路的增益經(jīng)由離線校準(zhǔn)(offline?calibration)進(jìn)行檢測(cè)。例如，PLL電路需要從閉回路(closed?loop)轉(zhuǎn)換為開回路(open?loop)以執(zhí)行增益檢測(cè)步驟。然而，當(dāng)在離線校準(zhǔn)期間PLL運(yùn)作在開回路中時(shí)，PLL有可能發(fā)生相位偏差。因此，在此情形下，當(dāng)系統(tǒng)在在線(online)時(shí)不對(duì)PLL的增益進(jìn)行檢測(cè)和校準(zhǔn)。相應(yīng)地，需要為PLL電路提供一種在線增益校準(zhǔn)方法，用以避免PLL電路在進(jìn)行增益校準(zhǔn)時(shí)需運(yùn)作在開回路模式中而可能發(fā)生的相位偏差。

發(fā)明內(nèi)容

有鑒于此，本發(fā)明提供至少一種鎖相回路電路及增益校準(zhǔn)方法。

本發(fā)明提供一種鎖相回路電路，包含：鎖相回路模塊，包含壓控振蕩器，該鎖相回路模塊用于根據(jù)控制電壓產(chǎn)生具有輸出頻率的振蕩信號(hào)；以及增益校準(zhǔn)模塊，觸發(fā)該鎖相回路模塊以產(chǎn)生該輸出頻率中的頻率偏差，該頻率偏差由沖激函數(shù)所表示，以及根據(jù)在該輸出頻率中的該頻率偏差所產(chǎn)生的相位誤差，該增益校準(zhǔn)模塊計(jì)算該壓控振蕩器的增益。

本發(fā)明另提供一種鎖相回路電路，包含：鎖相回路模塊，包含相位分頻器、電荷泵電路、回路濾波器及壓控振蕩器，該鎖相回路模塊用于產(chǎn)生具有輸出頻率的振蕩信號(hào)；以及增益校準(zhǔn)模塊，當(dāng)該鎖相回路模塊運(yùn)作在閉回路中時(shí)，觸發(fā)該鎖相回路模塊以產(chǎn)生該輸出頻率中的頻率偏差，該頻率偏差由沖激函數(shù)所表示，以及根據(jù)在該輸出頻率中的該頻率偏差所產(chǎn)生的相位誤差，該增益校準(zhǔn)模塊計(jì)算該壓控振蕩器的增益。

本發(fā)明另提供一種增益校準(zhǔn)方法，包含：觸發(fā)鎖相回路模塊以產(chǎn)生振蕩信號(hào)的輸出頻率中的頻率偏差，該頻率偏差由沖激函數(shù)所表示；檢測(cè)由該頻率偏差所產(chǎn)生的相位誤差，其中，該頻率偏差由該沖激函數(shù)所表示；以及根據(jù)該相位誤差，計(jì)算在該鎖相回路模塊中的壓控振蕩器的增益。

利用本發(fā)明所提供的鎖相回路電路及增益校準(zhǔn)方法，能夠較大可能地避免傳統(tǒng)PLL電路在進(jìn)行增益校準(zhǔn)時(shí)運(yùn)作在開回路模式中而可能發(fā)生的相位偏差。

以下是根據(jù)多個(gè)圖式對(duì)本發(fā)明的較佳實(shí)施例進(jìn)行詳細(xì)描述，本領(lǐng)域技術(shù)人員閱讀后應(yīng)可明確了解本發(fā)明的目的。

附圖說(shuō)明

圖1為PLL電路的一實(shí)施例的示意圖。

圖2A為根據(jù)本發(fā)明一實(shí)施例的增益校準(zhǔn)模塊所產(chǎn)生的電壓偏差的示意圖。

圖2B為如圖2A所示的電壓偏差所產(chǎn)生的由沖激函數(shù)所表示的頻率偏差的示意圖。

圖2C為根據(jù)本發(fā)明另一實(shí)施例的增益校準(zhǔn)模塊所產(chǎn)生的電壓偏差的示意圖。

圖2D為如圖2C所示的電壓偏差所產(chǎn)生的由沖激函數(shù)所表示的頻率偏差的示意圖。

圖3為PLL電路的另一實(shí)施例的示意圖。

圖4A-1至圖4A-3及圖4B-1至圖4B-3分別為根據(jù)本發(fā)明一實(shí)施例的LPCU的示意圖。

圖5為PLL電路的另一實(shí)施例的示意圖。

圖6A為根據(jù)本發(fā)明一實(shí)施例的觸發(fā)單元所產(chǎn)生的電壓偏差的示意圖。

圖6B為如圖6A所示的電壓偏差所產(chǎn)生的由沖激函數(shù)所表示的頻率偏差的示意圖。

圖7為PLL電路的另一實(shí)施例的示意圖。

圖8為增益校準(zhǔn)方法的流程圖。

具體實(shí)施方式