[發明專利]電荷平衡器件的結構及其制造方法

有效

• 申請號: 200910171312.8
• 申請日: 2009-08-20
• 公開（公告）號: CN101667579A
• 公開（公告）日: 2010-03-10
• 發明（設計）人: 弗蘭茨娃·赫爾伯特
• 申請（專利權）人: 萬國半導體股份有限公司
• 主分類號: H01L27/088
• 分類號: H01L27/088;H01L29/78;H01L29/06;H01L29/36;H01L21/8234;H01L21/265
• 代理公司: 上海新天專利代理有限公司
• 代理人: 張靜潔;王敏杰

1.一種半導體功率器件，包括：

一半導體襯底，該襯底包括若干深溝槽；

一外延層，該外延層填充至所述的深溝槽中，該外延層還包含一同時 生成的頂部外延層，該頂部外延層覆蓋在所述深溝槽的頂部表面上方和半 導體襯底上；其中，所述的外延層和半導體襯底具有相反的導電類型；以 及

若干溝槽MOSFET單元，其設置于所述的頂部外延層中，該頂部外 延層作為本體區域，而半導體襯底作為漏極區域；通過深溝槽中的外延層 與橫向鄰近深溝槽的半導體襯底區域之間的電荷平衡，達到超級結點效 應；

每一個所述的溝槽MOSFET單元包括一溝槽DMOS晶體管單元，該 溝槽DMOS晶體管單元包含一溝槽柵極，該溝槽柵極開設在所述的頂部 外延層中，且具有小于或等于該頂部外延層厚度的柵極溝槽深度；所述的 溝槽柵極中填充有柵極介電材料和柵極導電材料；該柵極溝槽還包括圍繞 該柵極溝槽側壁的柵極側壁摻雜區，以及位于所述溝槽柵極下方的柵極底 部摻雜區域，其中，所述的柵極側壁摻雜區域和柵極底部摻雜區域與半導 體襯底具有相同的導電類型。

2.一種半導體功率器件，包括：

一半導體襯底，該襯底包括若干深溝槽；

一外延層，該外延層填充至所述的深溝槽中，該外延層還包含一同時 生成的頂部外延層，該頂部外延層覆蓋在所述深溝槽的頂部表面上方和半 導體襯底上；其中，所述的外延層和半導體襯底具有相反的導電類型；以 及

若干溝槽MOSFET單元，其設置于所述的頂部外延層中，該頂部外 延層作為本體區域，而半導體襯底作為漏極區域；通過深溝槽中的外延層 與橫向鄰近深溝槽的半導體襯底區域之間的電荷平衡，達到超級結點效 應；

所述的半導體襯底中圍繞深溝槽的區域具有一橫向摻雜濃度，其具有 由最接近深溝槽側壁的區域處逐漸降低的濃度梯度。

3.一種半導體功率器件，包括：

一半導體襯底，該襯底包括若干深溝槽；

一外延層，該外延層填充至所述的深溝槽中，該外延層還包含一同時 生成的頂部外延層，該頂部外延層覆蓋在所述深溝槽的頂部表面上方和半 導體襯底上；其中，所述的外延層和半導體襯底具有相反的導電類型；以 及

若干溝槽MOSFET單元，其設置于所述的頂部外延層中，該頂部外 延層作為本體區域，而半導體襯底作為漏極區域；通過深溝槽中的外延層 與橫向鄰近深溝槽的半導體襯底區域之間的電荷平衡，達到超級結點效 應；

每一個所述的溝槽MOSFET單元包括一溝槽DMOS晶體管單元，該 溝槽DMOS晶體管單元包含一溝槽柵極，該溝槽柵極開設在所述的頂部 外延層中，且穿過并進入所述半導體襯底的頂部部分，所述的溝槽柵極中 填充有柵極介電材料和柵極導電材料；

每一個所述的溝槽DMOS晶體管單元還包括圍繞該柵極溝槽側壁的 柵極側壁摻雜區，以及位于所述溝槽柵極下方的柵極底部摻雜區域，其中， 所述的柵極側壁摻雜區域和柵極底部摻雜區域與半導體襯底具有相同的 導電類型。

4.如權利要求1或2或3所述的半導體功率器件，其特征在于：

還包含一漏極接觸摻雜區域，其圍繞接近于所述半導體襯底的底部表 面的深溝槽的底部部分，用來連接漏極電極。

5.如權利要求2所述的半導體功率器件，其特征在于：

每一個所述的溝槽MOSFET單元包括一溝槽DMOS晶體管單元，該 溝槽DMOS晶體管單元包含一溝槽柵極，該溝槽柵極開設在所述的頂部 外延層中，且穿過并進入所述半導體襯底的頂部部分，所述的溝槽柵極中 填充有柵極介電材料和柵極導電材料。