[發(fā)明專利]數(shù)據(jù)預先提取方法及裝置、計算機系統(tǒng)

有效

• 申請?zhí)枺?/td>: 200910171280.1
• 申請日: 2009-09-01
• 公開（公告）號: CN101634971A
• 公開（公告）日: 2010-01-27
• 發(fā)明（設(shè)計）人: 何寬瑞
• 申請（專利權(quán)）人: 威盛電子股份有限公司
• 主分類號: G06F12/08
• 分類號: G06F12/08
• 代理公司: 北京林達劉知識產(chǎn)權(quán)代理事務所
• 代理人: 劉新宇;王 璐

技術(shù)領(lǐng)域

本發(fā)明有關(guān)于一種數(shù)據(jù)提取方法及裝置，且特別有關(guān)于一種可確保數(shù)據(jù)有效性的數(shù)據(jù)預先提取方法及裝置。

背景技術(shù)

一般總線裝置要讀取存儲器中的數(shù)據(jù)時，會通過總線傳送一個存儲器存取請求給芯片組。此時，芯片組除了會到處理器或存儲器中提取裝置所請求的數(shù)據(jù)外，為了保證讀取速度，還會預先提取(Pre-fetch)一部分數(shù)據(jù)并存放于一個預先提取緩沖器中，借以在總線裝置提出下一個存儲器存取請求時，能夠直接以預先提取的數(shù)據(jù)作回應，進而縮短總線裝置讀取數(shù)據(jù)的時間。

以外圍設(shè)備互連(Peripheral?Component?Interconnect，PCI)總線上的直接存儲器存取(Direct?Memory?Access，DMA)引擎為例，當其要讀取存儲器中4個字節(jié)(Byte)的數(shù)據(jù)時，若數(shù)據(jù)的地址是在存儲器的buffer[0]，則芯片組除了會將buffer[0]的數(shù)據(jù)回應給DMA引擎外，還可預先提取64個字節(jié)的數(shù)據(jù)(除了會取到buffer[0]，還可能會取到buffer[1]中的數(shù)據(jù))，并將該數(shù)據(jù)儲存于預先提取緩沖器中。據(jù)此，不僅可提供DMA引擎所需的數(shù)據(jù)，存放在預先提取緩沖器中的數(shù)據(jù)也可在DMA引擎提出下一個存儲器存取請求時，直接提供給DMA引擎。

然而，若在DMA引擎提出下一個存儲器存取請求之前，系統(tǒng)更新了存儲器中的數(shù)據(jù)，則原先由芯片組預先提取并存放在預先提取緩沖器中的數(shù)據(jù)就會失效。若此時芯片組仍然使用預先提取緩沖器中的失效數(shù)據(jù)來回應DMA引擎，勢必會造成DMA引擎讀取到錯誤的數(shù)據(jù)。

對于上述預先提取數(shù)據(jù)可能存在錯誤的情形，已知技術(shù)提供了許多對應的解決方案。舉例來說，當系統(tǒng)芯片組接收到處理器對于存儲器的寫出周期(CPU?to?memory?write?cycle)時，抑或是偵測到有中斷(Interrupt)發(fā)生時，即可推斷存儲器的數(shù)據(jù)已被更新，此時可通過將預先提取緩沖器中的數(shù)據(jù)宣告無效，從而避免讀取到錯誤的數(shù)據(jù)。

然而，即便已知技術(shù)能夠因應上述系統(tǒng)狀態(tài)的改變，適時地將預先提取數(shù)據(jù)宣告無效以避免讀取錯誤，但仍有許多情況是芯片組無法偵測或判斷的，例如處理器本身自我更新內(nèi)部的快取存儲器(Cache)時，芯片組即無法得知，結(jié)果仍有可能造成數(shù)據(jù)讀取錯誤。

發(fā)明內(nèi)容

本發(fā)明提供一種數(shù)據(jù)預先提取方法，針對更新周期可預測的數(shù)據(jù)，設(shè)定預先提取數(shù)據(jù)的有效時間，可確保預先提取數(shù)據(jù)的有效性。

本發(fā)明提供一種數(shù)據(jù)預先提取裝置，利用計時器累計預先提取數(shù)據(jù)的存續(xù)時間，并在其存續(xù)超過有效時間時，立即宣告其失效，從而避免可能的讀取錯誤。

本發(fā)明提出一種數(shù)據(jù)預先提取方法，適用于芯片組。該數(shù)據(jù)預先提取方法包括在接收到總線裝置對于第一數(shù)據(jù)的讀取指令時，預先提取接續(xù)在第一數(shù)據(jù)之后的第二數(shù)據(jù)并將該第二數(shù)據(jù)儲存于緩沖器。同時也累計該第二數(shù)據(jù)存放在緩沖器內(nèi)的存續(xù)時間，并判斷累計的上述存續(xù)時間是否達到或超過一有效時間。而當存續(xù)時間達到或超過有效時間時，即宣告預先提取的第二數(shù)據(jù)無效。

本發(fā)明提出一種數(shù)據(jù)預先提取裝置，其包括緩沖器、計時器及控制器。其中，緩沖器用以儲存由數(shù)據(jù)預先提取裝置所提取的數(shù)據(jù)。計時器用以累計數(shù)據(jù)存放在緩沖器內(nèi)的存續(xù)時間?？刂破黢罱又辆彌_器及計時器，用以在接收到總線裝置對于第一數(shù)據(jù)的讀取指令時，預先提取接續(xù)在第一數(shù)據(jù)之后的第二數(shù)據(jù)以將該第二數(shù)據(jù)儲存于緩沖器，并利用計時器累計第二數(shù)據(jù)存放在緩沖器內(nèi)的存續(xù)時間，而當計時器所累計的存續(xù)時間達到或超過有效時間時，即將緩沖器所儲存的第二數(shù)據(jù)宣告無效。

本發(fā)明還提出一種計算機系統(tǒng)，其包括存儲器、芯片組及總線裝置。其中存儲器儲存第一數(shù)據(jù)以及接續(xù)在第一數(shù)據(jù)之后的第二數(shù)據(jù)。芯片組耦接至存儲器?？偩€裝置耦接至芯片組。其中芯片組包括緩沖器、計時器及控制器。其中緩沖器儲存從存儲器所提取的數(shù)據(jù)。計時器累計數(shù)據(jù)存放在緩沖器內(nèi)的存續(xù)時間。控制器耦接至緩沖器及計時器，當控制器接收到總線裝置對于第一數(shù)據(jù)的讀取指令時，預先提取第二數(shù)據(jù)以將該第二數(shù)據(jù)儲存于緩沖器，并利用計時器累計第二數(shù)據(jù)存放在緩沖器內(nèi)的存續(xù)時間，而當計時器累計的存續(xù)時間達到或超過有效時間時，宣告緩沖器所儲存的第二數(shù)據(jù)無效。

本發(fā)明的數(shù)據(jù)預先提取方法及裝置根據(jù)數(shù)據(jù)的更新周期設(shè)定芯片組預先提取數(shù)據(jù)存續(xù)的安全期間，并在預先提取數(shù)據(jù)有可能因為存儲器更新而發(fā)生錯誤之前令其失效，從而避免總線裝置讀取到錯誤數(shù)據(jù)。

附圖說明

圖1是依照本發(fā)明一實施例所繪示的數(shù)據(jù)預先提取裝置方塊圖。

圖2則是依照本發(fā)明一實施例所繪示的計算機系統(tǒng)的方塊圖。