[發明專利]共享時鐘的差分信令接口和相關方法

有效

• 申請號: 200910170981.3
• 申請日: 2009-08-31
• 公開（公告）號: CN101714326A
• 公開（公告）日: 2010-05-26
• 發明（設計）人: 金年泰;鄭地云;姜盛晧;鄭順美
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G09G3/28
• 分類號: G09G3/28;G09G3/32;G09G3/36
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 邵亞麗

1.一種設備，包括多個驅動器電路，其中所述多個驅動器電路中的每 個驅動器電路分別提供輸出數據，該設備還包括：

定時控制器，經由多點連接向所述多個驅動器電路提供第一時鐘信號， 并且經由相應的點到點連接向每個驅動器電路提供相應的差分數據信號，

其中相應的點到點連接中的每一個包括連接在該定時控制器和所述多 個驅動器電路中的僅一個驅動器電路之間的數據總線，并且

其中，每個驅動器電路包括：

時鐘再生器，該時鐘再生器接收該第一時鐘信號并生成第三時鐘信號；

去偏斜電路，接收相應的差分數據信號和該第三時鐘信號，并生成已去 偏斜的數據信號和第四時鐘信號；和

解串器電路，接收已去偏斜的數據信號和該第四時鐘信號，并生成輸出 數據和對應的第五時鐘信號。

2.根據權利要求1的設備，其中在定時控制器中從接收的第二時鐘信 號得出所述第一時鐘信號，并且

其中所述第一時鐘信號是共享的差分時鐘信號。

3.根據權利要求2的設備，其中該第二時鐘信號的頻率高于該第一時 鐘信號的頻率。

4.根據權利要求3的設備，其中所述定時控制器包括時鐘發生器電路， 該時鐘發生器電路接收該第二時鐘信號并從該第二時鐘信號生成該第一時 鐘信號。

5.根據權利要求4的設備，其中所述時鐘發生器電路包括：

鎖相環(PLL)電路，用于接收該第二時鐘信號并生成第三時鐘信號； 和

時鐘分頻器，用于接收并向下劃分該第三時鐘信號，以生成該第一時鐘 信號。

6.根據權利要求1的設備，其中該第三時鐘信號的頻率高于該第一時 鐘信號的頻率。

7.根據權利要求1的設備，其中所述定時控制器和所述多個驅動器電 路被共同地集成在單個集成電路芯片內。

8.根據權利要求7的設備，其中在定時控制器中從第二時鐘信號得出 該第一時鐘信號。

9.根據權利要求8的設備，其中該第二時鐘信號的頻率高于該第一時 鐘信號的頻率。

10.根據權利要求9的設備，其中該定時控制器包括時鐘發生器電路， 該時鐘發生器電路接收該第二時鐘信號并從該第二時鐘信號生成該第一時 鐘信號，并且

其中該第一時鐘信號是共享的差分時鐘信號。

11.根據權利要求1的設備，其中該多點連接包括連接在定時控制器與 所述驅動器電路中的每一個之間的第一時鐘信號總線；以及

其中該定時控制器經由該第一時鐘信號總線向所述驅動器電路中的每 一個提供該第一時鐘信號。

12.根據權利要求1的設備，其中每個驅動器電路是源極驅動器電路。

13.一種顯示設備，包括顯示面板和多個驅動器電路，所述多個驅動器 電路分別向顯示面板提供輸出數據，所述顯示設備還包括：

定時控制器，經由多點連接向所述多個驅動器電路提供第一時鐘信號， 并且經由相應的點到點連接向每個驅動器電路提供相應的差分數據信號，

其中相應的點到點連接中的每一個包括連接在該定時控制器和所述多 個驅動器電路中的僅一個驅動器電路之間的數據總線，并且

其中，每個驅動器電路包括：

時鐘再生器，該時鐘再生器接收該第一時鐘信號并生成第三時鐘信號；

去偏斜電路，接收相應的差分數據信號和該第三時鐘信號，并生成已去 偏斜的數據信號和第四時鐘信號；和

解串器電路，接收已去偏斜的數據信號和該第四時鐘信號，并生成輸出 數據和對應的第五時鐘信號。

14.根據權利要求13的設備，其中在該定時控制器中從接收的第二時 鐘信號得出該第一時鐘信號。

15.根據權利要求14的設備，其中該第二時鐘信號的頻率高于該第一 時鐘信號的頻率。