[發明專利]集成電路及鎖相環電路

有效

• 申請號: 200910169244.1
• 申請日: 2009-08-24
• 公開（公告）號: CN101662280A
• 公開（公告）日: 2010-03-03
• 發明（設計）人: 王明輝;吳敏潔;連偉量;郭倉甫
• 申請（專利權）人: 聯發科技（新加坡）私人有限公司
• 主分類號: H03L7/099
• 分類號: H03L7/099;H03L7/18;H03K21/00
• 代理公司: 北京萬慧達知識產權代理有限公司
• 代理人: 葛 強;張一軍

1.一種集成電路，包含：

偏壓電路，產生第一偏壓電壓與第二偏壓電壓；

LC共振電路，產生具有振蕩頻率的振蕩信號；以及

電流模式邏輯分頻器，耦接至上述偏壓電路與上述LC共振電路，由上述第一偏壓電壓與上述第二偏壓電壓偏壓，并接收上述振蕩信號，以產生具有輸出頻率的輸出信號，上述輸出頻率是上述振蕩頻率的一比值，

其沖，上述LC共振電路中的一電感的中間抽頭通過一電容對耦接至上述電流模式邏輯分頻器，上述振蕩信號包含AC與DC成分，上述電流模式邏輯分頻器接收上述AC成分以決定注入頻率并重復使用上述DC成分，來提供末端電流以決定上述電流模式邏輯分頻器的固有頻率，且上述輸出頻率由上述注入頻率與上述固有頻率決定。

2.如權利要求1所述的集成電路，其特征在于，上述偏壓電路包含：

電流源，提供偏壓電流；

偏壓晶體管，耦接至上述電流源與上述電流模式邏輯分頻器，配置為電流鏡，以接收上述偏壓電流并產生鏡像電流；以及

第一偏壓電阻與第二偏壓電阻，耦接至上述偏壓晶體管與上述電流模式邏輯分頻器，接收上述鏡像電流來建立上述第一偏壓電壓與上述第二偏壓電壓。

3.如權利要求1所述的集成電路，其特征在于，上述電流模式邏輯分頻器包含第一電容與第二電容，耦接來自LC共振電路的上述振蕩信號至上述電流模式邏輯分頻器。

4.如權利要求1所述的集成電路，其特征在于，上述電流模式邏輯分頻器包含：

第一末端晶體管，接收上述第一偏壓電壓與上述振蕩信號，以產生第一末端電流；

第二末端晶體管，接收上述第二偏壓電壓與上述振蕩信號，以產?生第二末端電流；以及

第一差分晶體管對與第二差分晶體管對，分別耦接至上述LC共振電路與上述第一末端晶體管之間及上述LC共振電路與上述第二末端晶體管之間，接收上述第一末端電流與上述第二末端電流以產生上述輸出信號。

5.如權利要求4所述的集成電路，其特征在于，當上述第一末端晶體管開啟而上述第二末端晶體管關閉時，上述第一差分晶體管對跟蹤上述輸出信號，并建立輸出漏極電壓；當上述第一末端晶體管關閉而上述第二末端晶體管開啟時，上述第二差分晶體管對鎖存上述第一差分晶體管對的上述輸出漏極電壓。

6.如權利要求4所述的集成電路，其特征在于，上述電流模式邏輯分頻器更包含：

第三末端晶體管，接收上述第一偏壓電壓與上述振蕩信號；

第四末端晶體管，接收上述第二偏壓電壓與上述振蕩信號；以及

第三差分晶體管對與第四差分晶體管對，分別耦接至上述LC共振電路與上述第三末端晶體管之間及上述LC共振電路與上述第四末端晶體管之間，

其中當上述第三末端晶體管開啟而上述第四末端晶體管關閉時，上述第三差分晶體管對跟蹤上述第一差分晶體管對的輸出漏極電壓；當上述第三末端晶體管關閉而上述第四末端晶體管開啟時，上述第四差分晶體管對鎖存上述第三差分晶體管對的上述輸出漏極電壓。

7.如權利要求1所述的集成電路，其特征在于，更包含電流模式邏輯緩沖器，耦接至上述電流模式邏輯分頻器。

8.如權利要求1所述的集成電路，其特征在于，上述振蕩信號與上述輸出信號為差分信號。