[發明專利]存儲系統及其數據處理方法

有效

• 申請號: 200910168379.6
• 申請日: 2009-08-31
• 公開（公告）號: CN101667454A
• 公開（公告）日: 2010-03-10
• 發明（設計）人: 崔珍赫;吳和錫;宋宗旭
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G11C16/02
• 分類號: G11C16/02;G11C16/06
• 代理公司: 北京銘碩知識產權代理有限公司
• 代理人: 韓明星;楊 靜

本申請要求于2008年9月5日提交的第10-2008-0087877號韓國專利申 請的優先權，通過引用將該申請的全部內容包含于此。

技術領域

一般地講，本發明涉及電子裝置，更具體地講，本發明涉及一種存儲系 統和與存儲系統相關的數據處理技術。

背景技術

閃速存儲裝置是一種EEPROM，其中，經由一次編程操作對多個存儲區 域進行擦除或編程。傳統的EEPROM能夠一次(at?a?stroke)對一個存儲區域 擦除或編程。這意味著，當使用閃速存儲裝置的系統對不同的存儲區域同時 進行讀取并寫入時，閃速存儲裝置較快地且更有效地工作。由于圍繞用于存 儲數據的電荷存儲器件的絕緣膜的失效，所有類型的閃速存儲器和EEPROM 會在特定次數的擦除操作之后損壞。

閃速存儲裝置的優點在于其可以通過這樣的方式在硅芯片上存儲信息， 即，不需要功率來保持所存儲的信息。這意味著，如果對芯片切斷功率，則 在無功耗的情況下保存信息。閃速存儲裝置的其它特性包括耐沖擊和快速讀 取訪問時間。由于這些特性，閃速存儲裝置通常用于在提供有來自電池的功 率的設備中的存儲。根據邏輯門類型，將閃速存儲裝置分為兩種類型，即， NOR閃速存儲裝置和NAND閃速存儲裝置。

閃速存儲裝置將信息存儲在晶體管陣列中，每個晶體管稱作單元(cell)， 用于存儲1位(bit)信息。較新的閃速存儲裝置(例如，多級單元裝置)能 夠通過改變施加到單元的浮置柵極的電荷的量而每單元存儲多于1位。

在具有浮置柵極的閃速存儲裝置中，最關鍵的可靠性因素為數據保持特 性和可在無劣化的情況下執行的編程/擦除循環的次數(或耐久性)。存儲的 電荷(電子)會由于各種失效機制(例如，通過有缺陷的多晶硅層間電介質 的熱離子發射和電荷擴散、離子污染、編程干擾應力等)而從浮置電極漏出。 這導致閾值電壓降低。當浮置柵極在控制柵極由于讀取干擾(read?disturbance) 而保持處于一定的電壓(例如，電源電壓或讀取電壓)的情況下慢慢地獲取 電子時，效果相反的電荷獲取(charge?gain)會發生，因此導致閾值電壓升高。

因此，存儲單元的閾值電壓分布會由于電荷損失(charge?loss)和電荷獲 取而逐漸變寬。例如，假設在每個存儲單元中存儲了2位數據。在這種假設 下，如圖1A所示，每個存儲單元可具有擦除狀態E和三個編程狀態P1、P2 和P3中的一個狀態。理想地，在狀態E、P1、P2和P3之間存在恒定的單元 余量(或讀取余量)，因此，所示的閾值電壓分布10、11、12和13分別對應 于狀態E、P1、P2和P3。然而，如圖1B所示，閾值電壓分布10、11、12 和13，特別是分別與程序狀態P1、P2和P3對應的閾值電壓分布11、12和 13由于上述的電荷損失和電荷獲取而變寬。這意味著，從存儲單元讀取的數 據會包括許多錯誤位。具體地講，隨著在存儲單元中存儲的數據位的數量增 多，這種現象變得嚴重。

發明內容

本發明旨在提供一種包括閃速存儲器的存儲系統的數據處理方法，所述 數據處理方法包括以下步驟：判斷從所述閃速存儲器的選擇的頁面最初讀取 的數據能否糾正；如果判斷出最初讀取的數據不能糾正，則基于每個最新確 定的讀取電壓從所述選擇的頁面最新讀取數據；基于與最初讀取的數據對應 的EDC數據，收集最新讀取的數據的無錯子扇區；基于與所述最初讀取的數 據對應的ECC數據，糾正所述無錯子扇區的數據。

本發明還旨在提供一種包括閃速存儲器和存儲控制器的存儲系統，所述 存儲控制器包括糾錯處理器和ECC塊，所述存儲控制器構造為控制所述閃速 存儲器，其中，當判斷出從所述閃速存儲器的選擇的頁面最初讀取的數據不 能通過ECC塊糾正時，所述糾錯處理器控制所述閃速存儲器，從而根據每個 最新確定的讀取電壓從所述選擇的頁面最新讀取數據，并且所述糾錯處理器 基于與所述最初讀取的數據對應的EDC數據來收集最新讀取的數據的無錯 子扇區。

附圖說明

根據參照附圖的以下描述，本發明的以上和其它目的和特征將變得明顯， 其中，除非另外指明，否則相同的標號在各個附圖中始終指相同的部件，在 附圖中：

圖1A和圖1B是用于解釋存儲單元的閾值電壓分布由于電荷損失和電荷 獲取而變寬的示圖；

圖2是示出實現本發明各個實施例的存儲系統的框圖；