[發(fā)明專利]晶片封裝結(jié)構(gòu)及其制作方法

有效

• 申請(qǐng)?zhí)枺?/td>: 200910168157.4
• 申請(qǐng)日: 2009-09-01
• 公開（公告）號(hào): CN101728363A
• 公開（公告）日: 2010-06-09
• 發(fā)明（設(shè)計(jì)）人: 高東均;李正;安載善
• 申請(qǐng)（專利權(quán)）人: 日月光半導(dǎo)體制造股份有限公司
• 主分類號(hào): H01L23/552
• 分類號(hào): H01L23/552;H01L23/31;H01L21/50;H01L21/56
• 代理公司: 北京同立鈞成知識(shí)產(chǎn)權(quán)代理有限公司 11205
• 代理人: 劉芳

技術(shù)領(lǐng)域

本發(fā)明涉及一種半導(dǎo)體裝置，尤其涉及一種晶片封裝結(jié)構(gòu)及其制作方法。?

背景技術(shù)

電磁干擾(electro-magnetic?interference)對(duì)于大多數(shù)的電子產(chǎn)品或系統(tǒng)而言是一嚴(yán)肅且富有挑戰(zhàn)性的問題。由于電磁干擾常中斷、阻礙、降低或限制電子裝置或整體電路系統(tǒng)的性能表現(xiàn)，因此需要有效的電磁干擾屏蔽，以確保電子裝置或系統(tǒng)的效率與安全操作。?

電磁干擾屏蔽的性能對(duì)于小尺寸、高密度的封裝體或應(yīng)用于高頻率的敏感電子儀器非常重要。一般而言，大都是通過增加金屬板與/或?qū)щ娦缘膲|圈來提升電磁干擾屏蔽的性能，但此方式會(huì)提高制造成本。?

發(fā)明內(nèi)容

本發(fā)明提供一種晶片封裝結(jié)構(gòu)的制作方法，可提供較佳的設(shè)計(jì)靈活性。?

本發(fā)明提供一種晶片封裝結(jié)構(gòu)，具有提升電磁干擾屏蔽的性能。?

本發(fā)明提供的晶片封裝結(jié)構(gòu)，其包括一基板、至少一晶片配置于基板上、一封裝膠體以及一具有多個(gè)導(dǎo)電連接結(jié)構(gòu)的遮蔽層。導(dǎo)電連接結(jié)構(gòu)為多個(gè)彼此相互分離的金屬間柱、鍍通孔結(jié)構(gòu)、實(shí)心的環(huán)狀結(jié)構(gòu)或中空環(huán)狀結(jié)構(gòu)，配置于基板上的導(dǎo)電連接結(jié)構(gòu)排列于封裝膠體內(nèi)且環(huán)繞晶片配置。遮蔽層共形地配置于封裝膠體上，以覆蓋封裝膠體的上表面。遮蔽層通過導(dǎo)電連接結(jié)構(gòu)電性連接至半導(dǎo)體基板。?

在本發(fā)明的一實(shí)施例中，上述的導(dǎo)電連接結(jié)構(gòu)可為間柱(stud)或鍍通孔結(jié)構(gòu)(plated?via?structure)，暴露出封裝膠體的側(cè)壁或不暴露出封裝膠體的側(cè)壁。?

在本發(fā)明的一實(shí)施例中，上述的晶片通過多個(gè)凸塊與晶片封裝結(jié)構(gòu)的積?層基板電性連接。?

在本發(fā)明的一實(shí)施例中，上述的封裝膠體的側(cè)壁為傾斜面。?

本發(fā)明提供的晶片封裝結(jié)構(gòu)的制作方法。首先，提供一具有多個(gè)基板單元的陣列基板，至少一晶片配置于一陣列基板的一基板單元上，且晶片電性連接至基板單元。接著，形成一封裝膠體于陣列基板上，以覆蓋晶片與部分基板單元。接著，進(jìn)行一標(biāo)記制程以移除部分封裝膠體至暴露出每一基板單元的一上表面，而形成多個(gè)通孔或多個(gè)溝渠。之后，形成一遮蔽層于封裝膠體上以覆蓋封裝膠體，同時(shí)形成多個(gè)導(dǎo)電連接結(jié)構(gòu)于通孔內(nèi)，以覆蓋每一基板單元被暴露出的上表面，其中遮蔽層與導(dǎo)電連接結(jié)構(gòu)的形成方式是由一金屬材料且利用包括噴涂法、濺鍍法或電鍍法直接形成于封裝膠體上。進(jìn)行一單體化制程，以形成多個(gè)晶片封裝結(jié)構(gòu)。?

在本發(fā)明的一實(shí)施例中，上述的導(dǎo)電連接結(jié)構(gòu)可排列于陣列基板的切割線上與每一基板單元的多條邊界線上，因此單體化制程時(shí)會(huì)切穿導(dǎo)電連接結(jié)構(gòu)與陣列基板。當(dāng)然，導(dǎo)電連接結(jié)構(gòu)也可排列環(huán)繞每一基板單元的邊界線且與邊界線保持一間隔距離，因此單體化制程時(shí)不會(huì)切穿導(dǎo)電連接結(jié)構(gòu)。?

在本發(fā)明的一實(shí)施例中，上述的遮蔽層與導(dǎo)電連接結(jié)構(gòu)的形成方式是由一金屬材料且利用包括噴涂法(spraying?process)、濺鍍法(sputtering?process)或電鍍法(plating?process)所形成。?

在本發(fā)明的一實(shí)施例中，可依據(jù)完全填滿或部分的填充通孔，在形成遮蔽層的同時(shí)形成多個(gè)間柱或多個(gè)鍍通孔結(jié)構(gòu)。?

在本發(fā)明的一實(shí)施例中，上述的標(biāo)記制程包括一雷射挖空制程(laser?digging?process)或一雷射鉆孔制程(laser?drilling?process)。?

基于上述，遮蔽層與間柱配置于基板上的作用可視為晶片封裝結(jié)構(gòu)的電磁干擾屏蔽。在本發(fā)明之中，通過具有彈性且多種設(shè)計(jì)型態(tài)的遮蔽層與間柱，可改善制程的空間。?

為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并結(jié)合附圖作詳細(xì)說明如下。?

附圖說明

圖1A至圖1F’為本發(fā)明的一實(shí)施例的一種晶片封裝結(jié)構(gòu)的制作方法的示意圖。?

圖2為本發(fā)明的一實(shí)施例的一種晶片封裝結(jié)構(gòu)的剖面示意圖。?

圖3為本發(fā)明的另一實(shí)施例的一種晶片封裝結(jié)構(gòu)的剖面示意圖。?

圖4為本發(fā)明的又一實(shí)施例的一種晶片封裝結(jié)構(gòu)的剖面示意圖。?

圖5為本發(fā)明的再一實(shí)施例的一種晶片封裝結(jié)構(gòu)的剖面示意圖。?

圖6A至圖6B’為本發(fā)明的一較佳實(shí)施例的一種晶片封裝結(jié)構(gòu)的制作方法的部分步驟的示意圖。?

圖7為本發(fā)明的一實(shí)施例的一種晶片封裝結(jié)構(gòu)的立體示意圖。?

圖8為本發(fā)明的另一實(shí)施例的一種晶片封裝結(jié)構(gòu)的立體示意圖。?

主要元件符號(hào)說明：?