[發(fā)明專利]半導體裝置

有效

• 申請?zhí)枺?/td>: 200910167404.9
• 申請日: 2009-08-13
• 公開（公告）號: CN101752366B
• 公開（公告）日: 2010-06-23
• 發(fā)明（設計）人: 清水和宏
• 申請（專利權）人: 三菱電機株式會社
• 主分類號: H01L27/04
• 分類號: H01L27/04;H03K19/003
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 何欣亭;王丹昕

技術領域

本發(fā)明涉及半導體裝置，尤其涉及具備用于使感應電動機等工作 的驅動控制電路的高耐壓元件的半導體裝置。

背景技術

在使感應電動機等的負載工作的控制驅動電路中，作為開關元件 串聯(lián)連接第一IGBT(Insulated?Gate?Bipolar?Transistor)和第二IGBT， 在第一IGBT與第二IGBT的連接點上連接負載。第一IGBT與高電 壓連接，第二IGBT與接地電壓(電位)連接。第一IGBT與第二IGBT 交互地導通/截止，在第一IGBT處于導通的狀態(tài)下負載上流入電流， 在第二IGBT處于導通的狀態(tài)下從負載導出電流。

為了交互地使第一IGBT與第二IGBT導通/截止，第一IGBT的 柵極與第一邏輯電路連接，第二IGBT的柵極與第二邏輯電路連接。 第一邏輯電路以連接點的電位為基準而輸出用于使第一IGBT的柵極 導通/截止的信號。第二邏輯電路以接地電位為基準而輸出用于使第二 IGBT的柵極導通/截止的信號。

連接點的電位在高電壓電位與接地電位之間變動，因此特別是在 第一邏輯電路上連接了利用場效應晶體管的特性的規(guī)定的電平移位 電路。該電平移位電路中，場效應晶體管的漏極與設于第一邏輯電路 的感測電阻(sense?resistance)連接。此外，該漏極與多晶硅電阻連接。 通過探測流過多晶硅電阻的電流，探測出漏極電壓。

基于探測到的漏極電壓，對場效應晶體管的柵極施加規(guī)定的電 壓，以使漏極電流成為大致一定的值。場效應晶體管一旦導通，在感 測電阻上有一定的漏極電流流過。如此，即便連接點的電位變動，與 漏極連接的感測電阻的兩端上產(chǎn)生一定的電位差，以該電位差為脈沖 電位，第一IGBT的柵極成為導通/截止。

在這種半導體裝置中，感測電阻與第一邏輯電路等形成在半導體 襯底中的高耐壓電位島(high?withstand?voltage?potential?island)上。 在高耐壓電位島中，以包圍被施加高電位的第一邏輯電路等的方式形 成第一RESURF(REduced?SURface?Field：降低表面電場)分離區(qū)域， 對周邊區(qū)域保持第一RESURF分離區(qū)域的內周側部分的高電位。

此外，場效應晶體管和多晶硅電阻形成在與高耐壓電位島鄰接的 高耐壓LDMOS(Laterally?Diffused?Metal?Oxide?Semiconductor)區(qū)域。 在高耐壓LDMOS區(qū)域中，以與感測電阻連接且包圍被施加高電位的 漏極電極的方式形成第二RESURF區(qū)域。多晶硅電阻在該第二 RESURF區(qū)域上從高電位(漏極)側開始以螺旋(spiral)形形成。

又，在配置在高耐壓電位島和高耐壓LDMOS區(qū)域周邊的第二邏 輯電路區(qū)域，形成用于探測流過多晶硅電阻的電流的電路或對柵極施 加規(guī)定電壓的柵極驅動電路等。探測流過多晶硅電阻的電流的電路連 接在多晶硅電阻的低電位側。柵極驅動電路與場效應晶體管的柵極連 接。此外，作為公開這種半導體裝置的一個文獻，有日本特開平09 -283716號公報。

在上述的半導體裝置中，為了以邏輯信號方式檢測出在感測電阻 兩端上產(chǎn)生的電位差，在形成在高耐壓電位島上的第一邏輯電路中， 需要使高耐壓電位島的電位相對漏極電極的電位至少保持該邏輯信 號分量的電位差。因此，高耐壓電位島與高耐壓LDMOS區(qū)域在半導 體襯底中分開形成。

此外，對被施加大致600V左右的電壓的高耐壓電位島與周邊區(qū) 域(低電位區(qū)域)進行電氣分離的第一RESURF區(qū)域，要求大致100μm 左右以上的分離距離(寬度)。而且，高耐壓LDMOS區(qū)域中也需要 對高耐壓LDMOS區(qū)域與周邊區(qū)域進行電氣分離的第二RESURF區(qū) 域。

發(fā)明內容

本發(fā)明提出了對這種半導體裝置的改善方案，其目的是提供一種 半導體裝置，通過減小半導體襯底中電路所形成的區(qū)域的占有面積來 實現(xiàn)小型化。