[發明專利]形成半導體元件及其柵極結構的方法

有效

• 申請號: 200910167343.6
• 申請日: 2009-08-21
• 公開（公告）號: CN101924035A
• 公開（公告）日: 2010-12-22
• 發明（設計）人: 葉明熙;林舜武;陳啟群;陳嘉仁;陳薏新;陳建豪;趙元舜;黃國賓
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/28;H01L21/31;H01L21/8238
• 代理公司: 隆天國際知識產權代理有限公司 72003
• 代理人: 姜燕;陳晨

技術領域

本發明涉及集成電路元件，更特別涉及圖案化集成電路元件的柵極結構。

背景技術

隨著技術節點縮小，半導體工藝開始采用高介電常數的介電材料作為柵極介電層。與公知的氧化硅相較，高介電常數材料的特性在介電層較厚時，仍具有等效氧化厚度(EOTs)。與公知的多晶硅柵極結構相較，采用金屬柵極結構的半導體工藝具有較低電阻。

然而上述采用高介電常數的介電材料及金屬柵極的方法面臨挑戰。舉例來說，公知的光刻工藝在圖案化高介電常數的介電材料及金屬柵極時將產生問題。公知移除掩模單元的方法(如干式灰化及濕式蝕刻工藝)會損傷其下的高介電常數的柵極介電層和/或金屬柵極薄膜。此外，直接形成光致抗蝕劑特征于金屬膜上再圖案化光致抗蝕劑特征的方法也同樣面臨挑戰。舉例來說，光致抗蝕劑與金屬之間的低附著力將會造成光致抗蝕劑剝離。

綜上所述，目前亟需改良的方法以圖案化金屬柵極結構。

發明內容

為了解決現有技術存在的上述問題，本發明提供一種形成半導體元件的方法，包括形成金屬層于半導體基板上；形成可溶硬掩模層于金屬層上，其中可溶硬掩模層溶于水或顯影液中；圖案化可溶硬掩模層以形成圖案單元；以及以圖案單元圖案化金屬層，以形成至少部分的金屬柵極。

本發明也提供一種形成柵極結構的方法，包括形成柵極介電層于半導體基板上，其中柵極介電層包括第一高介電常數的介電材料；形成金屬層于柵極介電層上；形成硬掩模層于金屬層上，其中硬掩模層包括第二高介電常數的介電材料；圖案化硬掩模層及金屬層，其中圖案化步驟將柵極介電層定義為第一部分及第二部分，且第一部分的柵極介電層位于硬掩模下，而第二部分的柵極介電層位于半導體基板的露出區域；以及移除對應第二部分的柵極介電層的硬掩模層及金屬層。

本發明更提供一種形成半導體元件的方法，包括形成金屬層于半導體基板上；形成保護層于金屬層上；移除部分保護層，使保護層分為第一區域及第二區域，其中第一區域的保護層具有第一厚度而第二區域的保護層具有第二厚度，且第一區域的保護層位于光致抗蝕劑掩模單元下；移除光致抗蝕劑掩模單元后，移除半導體基板上的第二區域的保護層；以及以第一區域的保護層圖案化金屬層。

與公知技術相較，上述方法改善光致抗蝕劑層的附著力。公知干灰化和/或濕蝕刻等工藝在移除光致抗蝕劑層和/或硬掩模層時，可能損傷金屬柵極和/或高介電常數的柵極介電層的問題可通過上述方法改善。

附圖說明

圖1為本發明一實施例中，以可溶硬掩模層形成柵極結構的方法的流程圖；

圖2、圖3、圖4a、圖4b、圖5、及圖6為對應圖1的不同步驟中半導體元件的剖視圖；

圖7為本發明一實施例中，以高介電常數的介電材料作為硬掩模層以形成柵極結構的方法的流程圖；

圖8-圖11為對應圖7中不同步驟的半導體元件的剖視圖；

圖12為本發明一實施例中，以保護層形成柵極結構的方法的流程圖；以及

圖13-圖17為對應圖12中不同步驟的半導體元件的剖視圖。

上述附圖中的附圖標記說明如下：

100、700、1200～方法；102、104、106、108、110、112、114、702、704、706、708、710、712、714、716、718、1202、1204、1206、1208、1210、1212、1214、1216～步驟；202、802、1302～基板；204、804、1308～淺溝槽隔離；206、806、1304～第一有源區域；208、808、1306～第二有源區域；210、810、1310～柵極介電層；212～覆蓋層；214、812、1312、1314～金屬層；216、814～硬掩模層；218～光致抗蝕劑層；218a～曝光部分的光致抗蝕劑層；220～射線；300、600、1700～元件；302、816、1318～圖案化光致抗蝕劑層；304、902～圖案化硬掩模層；402、904、1602～金屬柵極；404～圖案化覆蓋層；1102～圖案化柵極介電層；1316～保護層；1402～圖案化保護層；1502～掩模單元；tp1～第一厚度；tp2～第二厚度。

具體實施方式