[發(fā)明專利]不通過打線即實(shí)現(xiàn)電性連接的芯片封裝結(jié)構(gòu)及其制作方法

無效

• 申請?zhí)枺?/td>: 200910166435.2
• 申請日: 2009-08-17
• 公開（公告）號: CN101996960A
• 公開（公告）日: 2011-03-30
• 發(fā)明（設(shè)計(jì)）人: 汪秉龍;楊宏洲;張正儒
• 申請（專利權(quán)）人: 宏齊科技股份有限公司
• 主分類號: H01L23/13
• 分類號: H01L23/13;H01L23/482;H01L23/48;H01L21/50;H01L21/60;H01L25/075;H01L25/065
• 代理公司: 隆天國際知識產(chǎn)權(quán)代理有限公司 72003
• 代理人: 呂俊清

1.一種不通過打線即實(shí)現(xiàn)電性連接的芯片封裝結(jié)構(gòu)，其特征在于，包括：

一封裝單元，其具有至少一容置槽；

至少一半導(dǎo)體芯片，其容置于所述至少一容置槽內(nèi)，并且所述至少一半導(dǎo)體芯片的上表面具有多個(gè)導(dǎo)電焊墊；

一第一絕緣單元，其具有至少一形成于所述多個(gè)導(dǎo)電焊墊之間的第一絕緣層，以使得所述多個(gè)導(dǎo)電焊墊彼此絕緣；

一第一導(dǎo)電單元，其具有多個(gè)成形于所述至少一第一絕緣層及該封裝單元上的第一導(dǎo)電層，并且每一個(gè)第一導(dǎo)電層的一端電性連接于相對應(yīng)的導(dǎo)電焊墊；

一第二絕緣單元，其具有至少一形成于所述多個(gè)第一導(dǎo)電層之間的第二絕緣層，以使得所述多個(gè)第一導(dǎo)電層彼此絕緣；以及

一第二導(dǎo)電單元，其具有多個(gè)成形于所述多個(gè)第一導(dǎo)電層的另一相反端上的第二導(dǎo)電層。

2.如權(quán)利要求1所述的不通過打線即實(shí)現(xiàn)電性連接的芯片封裝結(jié)構(gòu)，其特征在于：所述至少一半導(dǎo)體芯片為一發(fā)光二極管芯片，該封裝單元為一熒光材料或一透明材料，并且所述多個(gè)導(dǎo)電焊墊分成一正極焊墊及一負(fù)極焊墊，此外該發(fā)光二極管芯片具有一設(shè)置于所述多個(gè)導(dǎo)電焊墊的相反端的發(fā)光表面。

3.如權(quán)利要求1所述的不通過打線即實(shí)現(xiàn)電性連接的芯片封裝結(jié)構(gòu)，其特征在于：所述至少一半導(dǎo)體芯片為一光感測芯片，該封裝單元為一透明材料或一透光材料，并且所述多個(gè)導(dǎo)電焊墊至少分成一電極焊墊組及一信號焊墊組。

4.如權(quán)利要求1項(xiàng)所述的不通過打線即實(shí)現(xiàn)電性連接的芯片封裝結(jié)構(gòu)，其特征在于：所述至少一半導(dǎo)體芯片為一集成電路芯片，該封裝單元為一不透光材料，并且所述多個(gè)導(dǎo)電焊墊至少分成一電極焊墊組及一信號焊墊組。

5.如權(quán)利要求1所述的不通過打線即實(shí)現(xiàn)電性連接的芯片封裝結(jié)構(gòu)，其特征在于：該第一絕緣層形成于該封裝單元及所述至少一半導(dǎo)體芯片上。

6.如權(quán)利要求1所述的不通過打線即實(shí)現(xiàn)電性連接的芯片封裝結(jié)構(gòu)，其特征在于：該第二絕緣單元覆蓋于所述多個(gè)導(dǎo)電層上。

7.一種不通過打線即實(shí)現(xiàn)電性連接的芯片封裝結(jié)構(gòu)的制作方法，其特征在于，包括下列步驟：

提供至少兩個(gè)半導(dǎo)體芯片，其中每一個(gè)半導(dǎo)體芯片具有多個(gè)導(dǎo)電焊墊；

形成至少一第一絕緣層于所述多個(gè)導(dǎo)電焊墊之間，以使得所述多個(gè)導(dǎo)電焊墊彼此絕緣；

將上述至少兩個(gè)半導(dǎo)體芯片設(shè)置于一附著性高分子材料上，其中所述多個(gè)導(dǎo)電焊墊面向該附著性高分子材料；

將一封裝單元覆蓋于上述至少兩個(gè)半導(dǎo)體芯片上；

將該封裝單元反轉(zhuǎn)并且移除該附著性高分子材料，以使得所述多個(gè)導(dǎo)電焊墊外露并朝上；

形成多個(gè)第一導(dǎo)電層于所述至少一第一絕緣層上并電性連接于所述多個(gè)導(dǎo)電焊墊；

分別形成多個(gè)第二絕緣層于所述多個(gè)第一導(dǎo)電層之間；

分別形成多個(gè)第二導(dǎo)電層于所述多個(gè)第一導(dǎo)電層上，以間接地電性連接于所述多個(gè)導(dǎo)電焊墊；以及

進(jìn)行切割，以形成至少兩個(gè)單個(gè)的半導(dǎo)體芯片封裝結(jié)構(gòu)。

8.如權(quán)利要求7所述的不通過打線即實(shí)現(xiàn)電性連接的芯片封裝結(jié)構(gòu)的制作方法，其特征在于：該附著性高分子材料為一具有黏性的可移除式基材，其為玻璃、陶瓷、晶體材料、或膠膜。

9.如權(quán)利要求7所述的不通過打線即實(shí)現(xiàn)電性連接的芯片封裝結(jié)構(gòu)的制作方法，其特征在于：每一個(gè)半導(dǎo)體芯片為一發(fā)光二極管芯片，該封裝單元為一熒光材料或一透明材料，并且所述多個(gè)導(dǎo)電焊墊分成一正極焊墊及一負(fù)極焊墊，此外該發(fā)光二極管芯片具有一設(shè)置于所述多個(gè)導(dǎo)電焊墊的相反端的發(fā)光表面。

10.如權(quán)利要求7所述的不通過打線即實(shí)現(xiàn)電性連接的芯片封裝結(jié)構(gòu)的制作方法，其特征在于：每一個(gè)半導(dǎo)體芯片為一光感測芯片，該封裝單元為一透明材料或一透光材料，并且所述多個(gè)導(dǎo)電焊墊至少分成一電極焊墊組及一信號焊墊組。

11.如權(quán)利要求7所述的不通過打線即實(shí)現(xiàn)電性連接的芯片封裝結(jié)構(gòu)的制作方法，其特征在于：每一個(gè)半導(dǎo)體芯片為一集成電路芯片，該封裝單元為一不透光材料，并且所述多個(gè)導(dǎo)電焊墊至少分成一電極焊墊組及一信號焊墊組。

12.如權(quán)利要求7所述的不通過打線即實(shí)現(xiàn)電性連接的芯片封裝結(jié)構(gòu)的制作方法，其特征在于：該封裝單元通過涂布、噴涂、印刷或壓模的方式覆蓋于上述至少兩個(gè)半導(dǎo)體芯片上。