[發明專利]集成電路的內連線結構及其制作方法

有效

• 申請號: 200910166230.4
• 申請日: 2009-08-20
• 公開（公告）號: CN101924095A
• 公開（公告）日: 2010-12-22
• 發明（設計）人: 梁雯萍;邱鈺珊;蘇國輝
• 申請（專利權）人: 南亞科技股份有限公司
• 主分類號: H01L23/532
• 分類號: H01L23/532;H01L21/768
• 代理公司: 北京市浩天知識產權代理事務所 11276
• 代理人: 劉云貴

技術領域

本發明涉及半導體工藝技術領域，特別是涉及一種具低阻值介層插塞的金屬內連線結構及其制作方法，本發明特別適合應用于內連結下層銅導線(例如，第二金屬層或M2)以及上層鋁導線(例如，第三金屬層或M3)，以獲得最佳的電性效能。

背景技術

隨著集成電路的臨界尺寸進入到次微米階段，高導電性的內連線結構對于電路的有效操作已顯得越形重要。過去的半導體芯片主要是采用鋁金屬作為內連線結構的材料，但是為了因應更高速高頻信號的操作環境，近年來，鋁金屬已逐漸有被銅金屬取代的趨勢。

所謂的銅芯片，就是指采用銅金屬作為內連線結構的半導體集成電路芯片。由于銅金屬的導電性優于鋁金屬，因此采用銅工藝的芯片通常具有較高的電性效能。在工藝方面，由于銅金屬的蝕刻特性及擴散問題，因此需要另外采用與過去定義鋁金屬導線圖案不同的方式來進行銅金屬的圖案化，并且銅金屬需要以阻障層包覆，以避免銅金屬擴散至硅基材，而不致于影響到元件電性。

由于缺乏可易失的銅化合物，故銅金屬無法采用如傳統鋁工藝所使用的光致抗蝕劑圖案加上等離子體蝕刻方式來進行銅導線的圖案化，為了定義銅導線圖案，業界已為此發展出所謂的銅鑲嵌工藝。前述的銅鑲嵌工藝是將導線溝槽圖案定義在絕緣層中，接著將銅金屬填滿導線溝槽，最后將導線溝槽外的銅金屬以化學機械拋光方式去除，留在導線溝槽內的銅金屬即成為銅導線。如前所述，為避免銅金屬擴散至硅基材，影響元件特性，在沉積銅金屬之前，通常會在導線溝槽內壁形成阻障層，其中，阻障層必須有足夠的阻擋能力以阻止住銅的外擴，同時又必須具備高的電傳導力，以維持良好的電接觸特性。

阻障層的厚度是另一個影響電性效能十分重要的因素。若阻障層的厚度太薄，則可能使銅擴散出來，造成元件毒化，若阻障層的厚度太厚，則阻障層與銅層相加起來的電阻值有可能過大，甚至超過以鋁金屬作為導線的電阻值，如此即失去了使用這種先進銅工藝技術的意義。

圖1至圖4繪示的是已知制作集成電路內連線的介層插塞結構的方法剖面示意圖。如圖1所示，在金屬層間介電層12中，提供有被阻障層15包覆住的下層銅導線14，在下層銅導線14的表面則是被蓋層16覆蓋住。金屬層間介電層12沉積在半導體基材10上，其中，半導體基材10可以是硅基材或其它基材。在蓋層16上另外以化學氣相沉積(CVD)法或其它已知沉積法形成金屬層間介電層18。

接著，如圖2所示，在金屬層間介電層18以及蓋層16中形成介層開孔18a，使其暴露出部分的下層銅導線14的上表面。此時，在蝕刻介層開孔18a的過程中產生的高分子殘留物19通常會累積在介層開孔18a內，而這些高分子殘留物19需要被清除干凈，以避免影響后續工藝。

如圖3所示，為了清除這些高分子殘留物19，通常是以濕蝕刻或濕式清洗法來進行。然而，前述的濕蝕刻或濕式清洗法卻會導致嚴重的介層開孔底切(undercut)問題，如圖中符號18b所標示位置。從實驗的結果可以觀察出銅金屬可能會經由這個底切缺陷向外擴散出來，而且最終可能會擴散到上層鋁導線處，并與其反應，因此使集成電路的效能退化或可靠度下降。

如圖4所示，在完成介層開孔(via?hole)18a后，接著進行物理氣相沉積(PVD)工藝，沉積阻障層20，其通常是由氮化鈦層22以及鈦層24所構成。隨后，在阻障層20上沉積上層鋁導線層26，并且使上層鋁導線層26填滿介層開孔18a。為了補救前述的介層開孔底切問題及避免潛在的銅擴散問題，過去的作法是在形成阻障層20的物理氣相沉積工藝中調整工藝參數，以改善阻障層20位于介層開孔18a的底部及角落的階梯覆蓋特性。

然而，增加阻障層20位于介層開孔18a的底部及角落的階梯覆蓋特性的同時，另一方面，也會導致阻障層20在介層開孔18a上端開口處的懸凸問題，如圖4中的符號25所標示位置。前述的阻障層懸凸問題可能會造成鋁金屬無法完整填滿介層開孔18a，并在介層開孔18a內形成縫隙，嚴重時可能會造成下層銅導線14與上層鋁導線層26無法成功的電連結或者連結失效。

基于上述原因，有必要提出改良的內連線結構，其具備低阻值的介層插塞結構，用來電連結下層銅導線與上層鋁導線，同時有必要提出相關的工藝方法，以制作出這樣的內連線結構，由此避免或克服前述已知技術所發生的問題。

發明內容

本發明的主要目的即提供一種高性能的金屬內連線結構，其具備較低阻值的介層插塞結構，用來電連結下層銅導線與上層鋁導線，并且能夠避免前述已知技術所發生的問題。