[發明專利]用于管線模擬數字轉換器的1-位單元電路有效
| 申請號: | 200910165795.0 | 申請日: | 2009-08-10 |
| 公開(公告)號: | CN101931410A | 公開(公告)日: | 2010-12-29 |
| 發明(設計)人: | 勃尼特·居涅堤 | 申請(專利權)人: | 晨星軟件研發(深圳)有限公司;晨星半導體股份有限公司 |
| 主分類號: | H03M1/12 | 分類號: | H03M1/12 |
| 代理公司: | 上海專利商標事務所有限公司 31100 | 代理人: | 任永武 |
| 地址: | 518057 廣東省深圳市高新區*** | 國省代碼: | 廣東;44 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 用于 管線 模擬 數字 轉換器 單元 電路 | ||
技術領域
本發明是關于管線模擬數字轉換器,特別是關于一種用于管線模擬數字轉換器的1-位單元(cell)電路。
背景技術
在混合模式電路中,模擬數字轉換器(Analog-Digital-Converter,ADC)為一必要組件。近來,管線模擬數字轉換器因其結構簡潔、性能優越而廣被采用。請參照圖1,其繪示一現有的管線模擬數字轉換器的1-位單元的典型架構。該1-位單元在一時脈周期中具有一取樣階段(Sampling?Phase)及一電荷轉移階段(Charging?Phase)。如圖1所示,該1-位單元包含一運算跨導放大器(Operational?TransconductanceAmplifier,OTA)101、四匹配電容102~105、一第一組開關106~113、一第二組開關114~121、二多路復用器122和123以及二閂鎖比較器124和125。
該OTA?101用以依一輸入信號Vin產生一剩余(residue)輸出信號Vout,其中該剩余輸出信號Vout是由一正輸出信號Voutp和一負輸出信號Voutn組成,且該輸入信號Vin是由一正輸入信號Vinp和一負輸入信號Vinn組成。
該等匹配電容102~105用以保持該輸入信號Vin的一取樣電壓。該第一組開關106~113是在該取樣階段被導通以取樣該輸入信號Vin。該第二組開關114~121是在該電荷轉移階段被導通以使這些匹配電容102~105及該OTA?101組成一負反饋電路以產生該剩余輸出信號Vout。該二多路復用器122和123分別用以依二選擇信號bp及bn自一負參考電壓Vrefn、一正參考電壓Vrefp和一地電壓中擇一以提供一第一多路復用器輸出電壓及一第二多路復用器輸出電壓,其中該bp為一正位信號,該bn為一負位信號。當bp=0及bn=0,該第一多路復用器輸出電壓和該第二多路復用器輸出電壓均連接至該地電壓;當bp=0及bn=1,該第一多路復用器輸出電壓連接至該負參考電壓Vrefn及該第二多路復用器輸出電壓連接至該正參考電壓Vrefp;以及當bp=1及bn=0,該第一多路復用器輸出電壓連接至該正參考電壓Vrefp而該第二多路復用器輸出電壓連接至該負參考電壓Vrefn。
該閂鎖比較器124用以依該輸入信號Vin和一第一參考電壓Vref/4的電壓比較而產生該正位信號bp,而該閂鎖比較器125用以依該輸入信號Vin和一第二參考電壓-Vref/4的電壓比較而產生該負位信號bn,其中該Vref等于該Vrefp與該Vrefn之間的電壓差。當Vin介于-Vref/4與Vref/4之間時,(bp,bn)為(0,0);當Vin小于-Vref/4時,(bp,bn)為(0,1);以及當Vin大于Vref/4時,(bp,bn)為(1,0)。
在該取樣階段,該輸入信號Vin被取樣和保持,且該正位信號bp和該負位信號bn被產生。請參照圖2a,其繪示該現有1-位單元在取樣階段的組態。如圖2a所示,該電容102和電容103的頂極板連接至Vin的正端,該電容104和電容105的頂極板連接至Vin的負端,而該電容102、103、104和105的底極板連接至地。該閂鎖比較器124和125分別產生該正位信號bp及該負位信號bn以供該電荷轉移階段利用。
在該電荷轉移階段,剩余輸出被輸出。請參照圖2b,其繪示該現有的1-位單元在電荷轉移階段的組態。如圖2b所示,由于該OTA?101在負反饋的虛擬接地特性,會使來自Vref的電荷流經這些電容102~105而產生該剩余輸出信號Vout=2×Vin-(bp-bn)×Vref。然而,由于Vin是一變動的信號,Vref所提供的電量將不會相同。亦即,該Vref的負載會隨該輸入信號Vin而變動。
該Vref提供給各1-位單元的總電量Q可以很容易地計算如下:以電容102、104的電容值乘以一電壓差,其中該電壓差是電容102、104在電荷轉移階段終了與起始時的電壓差異。就一階分析而言,假設在每個時脈階段皆達完全穩定,且忽視差動結構中正信道和負信道間的任何不匹配,例如考慮電容102的電容值=Csp,電容104的電容值=Csn,且Csp=Csn=Cs。總電量Q即可依位定((bit?decision)值導出如下:
當b=+1(bp=1&bn=0)時,Q=Csp*(Vrefp-Vinp)=-Csn*(Vrefn-Vinn)=Cs*(Vref-Vin)/2;
當b=-1(bp=0&bn=1)時,Q=Csn*(Vrefp-Vinn)=Csp*(Vrefn-Vinp)=Cs*(Vref+Vin)/2;以及
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于晨星軟件研發(深圳)有限公司;晨星半導體股份有限公司,未經晨星軟件研發(深圳)有限公司;晨星半導體股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200910165795.0/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:移動終端和控制移動終端的方法
- 下一篇:電機驅動裝置及使用該裝置的電氣設備





