[發明專利]經由第二鏈路觀測內部鏈路

有效

• 申請號: 200910165766.4
• 申請日: 2009-08-13
• 公開（公告）號: CN101651134A
• 公開（公告）日: 2010-02-17
• 發明（設計）人: S·伊斯拉姆;J·米切爾
• 申請（專利權）人: 英特爾公司
• 主分類號: H01L25/00
• 分類號: H01L25/00;H01L23/52;H01L23/48
• 代理公司: 永新專利商標代理有限公司
• 代理人: 王 英;劉炳勝

技術領域

本申請涉及用于觀測多芯片封裝(MCP)的內部鏈路的技術。

背景技術

多芯片封裝(MCP)包括兩個或更多的適于單獨封裝的硅片(silicon? die)。有時，在單獨封裝中的芯片使用標準串行接口來相互通信，標準串行 接口例如是根據PCI?Express^TM規范基本規范版本2.0(于2007年1月17 日公布)(以下稱為PCIe^TM規范)或其它這種協議的快速外設組件互連。如 果硅核(die)是單獨封裝的，那么通常這些接口是對外可見的(即，在封 裝之外)。但是，在MCP中，由于這些接口沒有耦合到外部的封裝，所以 在封裝的級別，這些接口是不可見的。一個解決方案是在封裝上提供專用 的引腳，以使得這些接口對外界是可觀測的，例如，對于后晶片除錯 (post-silicon?debug)?？紤]到這些接口的不同的特性，有些時候，在封裝上 需要50-100個專用的引腳，以實現完全的可見性。另一方案是在封裝的上 面提供突塊(bump)，以使得能與其內部鏈路互連。前一方案會增加互連引 腳的路由的復雜性，而后一方案需要額外的硅核層。每個選擇都會增加連 接的數量和封裝實際層級，因此會增加成本。

發明內容

本申請涉及一種用于經由外部鏈路發送封裝內通信的裝置，其包括封 裝，所述封裝包括：第一硅核，用于對數據執行操作，所述第一硅核包括 第一接口和第二接口，其中，所述第一接口用于所述封裝與外部鏈路之間 的通信，所述第二接口用于經由封裝內鏈路的、在所述第一硅核與所述封 裝內的第二硅核之間的通信；所述第二硅核，其包括第三接口，用于經由 所述封裝內鏈路的、在所述第一硅核與所述第二硅核之間的通信，其中， 所述第一硅核將所述封裝內鏈路上的封裝內通信經由所述外部鏈路從所述 封裝發送；并且其中，所述第一硅核包括測試控制器，用于啟動所述封裝 內通信的發送。

本申請還涉及一種用于經由外部鏈路發送數據的方法，其包括：在以 第一時鐘速率工作的第一時鐘信號的第一時鐘周期期間，選擇第一數據以 從選擇器輸出，其中，所述第一數據是在多芯片封裝的第一硅核內經由封 裝內鏈路從所述多芯片封裝的第二硅核接收的，并且所述第一數據是經由 所述封裝內鏈路以第二時鐘速率接收的；在所述第一時鐘信號的第二時鐘 周期期間，選擇從所述第二硅核發送到所述第一硅核的第二數據以從所述 選擇器輸出；以及經由外部鏈路，以所述第一時鐘速率，從所述多芯片封 裝發送所述第一數據和所述第二數據。

本申請還涉及一種用于經由外部鏈路發送測試通信的系統，其包括多 芯片封裝，所述多芯片封裝包括：多核處理器，其具有多個獨立地執行指 令的核心，所述多核處理器在第一硅核上形成；以及芯片組，其經由所述 多芯片封裝的內部鏈路耦合到所述多核處理器，所述芯片組在第二硅核上 形成并且包括：測試控制器，用于測試所述多核處理器與所述芯片組之間 的通信；外部接口，用于所述多芯片封裝與外部鏈路之間的通信；內部接 口，用于經由所述內部鏈路在所述多核處理器與所述芯片組之間的通信； 其中，所述芯片組在所述測試控制器的控制下，經由所述外部鏈路從所述 多芯片封裝發送所述多核處理器與所述芯片組之間的所述測試通信。所述 系統還包括動態隨機存取存儲器，其耦合到所述多芯片封裝。

附圖說明

圖1是根據本發明的實施例的多芯片封裝的框圖。

圖2是說明根據本發明的一個實施例的、在測試模式中的操作的時序 圖。

圖3是根據本發明的一個實施例的方法的流程圖。

圖4是根據本發明的一個實施例的系統的框圖。

具體實施方式

實施例提供集成在硅部件中的硬件實現，通過使用來自MCP的現有的 外部接口(例如，經由PCIe^TM或其它互連)，來提供可見性。在各種實現中， 來自第一內部鏈路的信息可以通過第二現有的接口流出并且轉發到外界。 現有的接口的發送側可以耦合到標準邏輯分析器，以監視流過內部接口的 內部符號流。