[發明專利]顯示裝置及顯示裝置的制造方法

有效

• 申請號: 200910164457.5
• 申請日: 2009-08-05
• 公開（公告）號: CN101644862A
• 公開（公告）日: 2010-02-10
• 發明（設計）人: 海東拓生;宮澤敏夫;境武志
• 申請（專利權）人: 株式會社日立顯示器
• 主分類號: G02F1/136
• 分類號: G02F1/136;G02F1/1362;G02F1/1368;H01L21/82
• 代理公司: 中國國際貿易促進委員會專利商標事務所
• 代理人: 許海蘭

技術領域

本發明涉及用薄膜晶體管(TFT)進行像素的顯示控制的顯示裝 置及顯示裝置的制造方法。

背景技術

對于改善用非晶硅(a-Si)形成的薄膜晶體管的電氣特性等性能之 課題，迄今一直在進行研究。例如，為了獲得所期望的電氣特性，在 一邊沿用通過盡量維持用非晶硅形成的薄膜晶體管結構而設計的制 造工藝、一邊增大硅晶體粒徑來改善電子遷移率等的方向上進行著研 究。

特開平5-55570號公報就是這樣的技術之一例，圖6表示具有與特 開平5-55570號公報中所述的相同的底柵結構的薄膜晶體管。如該圖6 所示，特開平5-55570號公報中，基于顯示裝置制造上的理由，多晶硅 (p-Si)被層疊在非晶硅的下側。

來看圖6所示的薄膜晶體管，導通電流在電子遷移率大的多晶硅 層SP中流動，但截止電流成為問題。這是因為，柵電極GT上一旦加 上負電壓，就會在多晶硅層SP上誘導出空穴，而漏電極DT及源電極 ST與多晶硅層SP之間沒有勢壘，因此基于空穴的電流照樣會流向漏電 極DT及源電極ST。

因而，本申請發明人首先研究了圖7所示的結構。如圖7所示，通 過用將多晶硅層SP和非晶硅層SA與雜質一起在非晶硅上成膜的硅摻 雜層(Doped-Si)DS覆蓋，防止空穴的通過從而抑制截止電流。但是， 多晶硅層SP和漏電極DT及源電極ST之間經由硅摻雜層DS連接，由于 該連接部分狹窄而接觸電阻大，導通電流不充分。

因而，本申請發明人研究了圖8所示的結構。為了使圖7的結構中 的導通電流增大，如圖8所示，將漏電極DT及源電極ST和半導體膜S 之間的連接部分擴大來使接觸電阻降低。在該加工處理中，首先取代 非晶硅層SA而形成絕緣膜ES，使半導體膜S中未被絕緣膜ES覆蓋的部 分與硅摻雜層DS接觸。

但是，在圖8所示的結構中，如圖9A的表示柵極電壓和漏極電流 特性的曲線所示，在漏極電壓為1V時，導通電流可充分確保，且截止 電流也可抑制，但是在漏極電壓為10V時，截止電流不能被抑制而有 漏電流流動。因此，必須將適用于薄膜晶體管的漏極電壓限于例如5V 以下，要解決的課題是使漏極電壓設于較高電壓時的截止電流得到抑 制。

發明內容

本發明之目的在于提供設有這樣的薄膜晶體管的顯示裝置及其 制造方法，對于該薄膜晶體管，一方面限制因制造工藝導致的成本上 升，通過增大硅晶體粒徑來改善顯示裝置的薄膜晶體管中的電子遷移 率等，一方面又獲得了合適的導通電流和截止電流。

用以解決上述課題的本發明的顯示裝置之特征在于，包括：在透 明基板的上側層疊的柵電極；在上述柵電極的上側層疊的、包含溝道 區和在夾著該溝道區的區域摻入雜質而形成2個雜質區的、通過該柵 電極發生的電場來控制源電極與漏電極間的電流的半導體膜；分別介 于上述源電極及上述漏電極與上述2個雜質區之間的、使它們歐姆接 觸的2個歐姆接觸層；以及在以成為上述半導體膜的大致中心的位置 為中心的該半導體膜的部分區域的上側與上述半導體膜相接而層疊 的絕緣膜，上述半導體膜包含微晶硅或多晶硅而形成，上述2個雜質 區在上述半導體膜的上側未形成上述絕緣膜部分的區域上形成，上述 2個歐姆接觸層形成為分別將上述2個雜質區覆蓋，上述源電極及上述 漏電極形成后分別將上述2個歐姆接觸層覆蓋。從而，在使用包含微 晶硅或多晶硅的半導體膜時，可通過設置雜質區而形成PN結來抑制截 止電流，同時通過在雜質區覆蓋歐姆接觸層來擴大與漏電極等接觸的 面積，以確保充分的導通電流。

此外，上述顯示裝置中，根據上述源電極及上述漏電極的形狀形 成上述2個雜質區的一部分，上述2個歐姆接觸層各自按照上述源電極 及上述漏電極的形狀而形成，從上述絕緣膜的一部分開始延伸，將上 述2個雜質區各自的上面和側面覆蓋。從而，有效率地形成歐姆接觸 層和雜質區，截止電流被抑制，同時確保導通電流。

用以解決上述課題的本發明的顯示裝置的制造方法之特征在于 包括：柵電極層疊工序，在透明基板的上側層疊柵電極；半導體膜層 疊工序，在上述柵電極的上側包含微晶硅或多晶硅而層疊通過該柵電 極發生的電場來控制源電極及漏電極間的電流的半導體膜；雜質注入 工序，在上述半導體膜中注入雜質；以及電極形成工序，在上述源電 極及上述漏電極和注入上述雜質的區域之間形成使它們歐姆接觸的2 個歐姆接觸層，并且形成上述源電極和上述漏電極。