[發(fā)明專利]數(shù)據(jù)儲存裝置以及數(shù)據(jù)存取方法

有效

• 申請?zhí)枺?/td>: 200910163784.9
• 申請日: 2009-08-10
• 公開（公告）號: CN101937705A
• 公開（公告）日: 2011-01-05
• 發(fā)明（設(shè)計）人: 楊宗杰
• 申請（專利權(quán)）人: 慧帝科技(深圳)有限公司;慧榮科技股份有限公司
• 主分類號: G11C11/00
• 分類號: G11C11/00;G11C16/02;G11C5/00
• 代理公司: 深圳市順天達專利商標代理有限公司 44217
• 代理人: 易釗

1.一種數(shù)據(jù)儲存裝置，包括：

一存儲器，用于儲存數(shù)據(jù)；以及

一控制器，當從一主機接收供寫入所述存儲器的一第一原始數(shù)據(jù)時，依據(jù)所述第一原始數(shù)據(jù)產(chǎn)生至少一第一輸入數(shù)據(jù)，依據(jù)多個隨機序列分別擾亂所述第一輸入數(shù)據(jù)以得到多個第一擾亂數(shù)據(jù)，計算所述多個第一擾亂數(shù)據(jù)的多個傳輸功率，以及依據(jù)所述多個傳輸功率從所述多個第一擾亂數(shù)據(jù)中選取具有最小傳輸功率的一最佳擾亂數(shù)據(jù)以供儲存于所述存儲器中。

2.根據(jù)權(quán)利要求1所述的數(shù)據(jù)儲存裝置，其中所述控制器將對應于所述最佳擾亂數(shù)據(jù)的隨機序列的索引附加至所述最佳擾亂數(shù)據(jù)以得到一第一輸出數(shù)據(jù)，將所述輸出數(shù)據(jù)編碼為一第一錯誤修正碼，以及將所述第一錯誤修正碼傳輸至所述存儲器以供儲存。

3.根據(jù)權(quán)利要求1所述的數(shù)據(jù)儲存裝置，其中所述控制器包括：

多個擾亂器，分別依據(jù)所述多個隨機序列擾亂所述第一輸入數(shù)據(jù)，以得到所述多個第一擾亂數(shù)據(jù)；

一傳輸功率計算模塊，計算所述多個第一擾亂數(shù)據(jù)的所述多個傳輸功率，從所述多個傳輸功率中決定一最小傳輸功率，并輸出對應于所述最小傳輸功率的隨機序列的索引；以及

一選擇器，依據(jù)所述索引從所述多個第一擾亂數(shù)據(jù)中選取具有所述最小傳輸功率的所述最佳擾亂數(shù)據(jù)。

4.根據(jù)權(quán)利要求3所述的數(shù)據(jù)儲存裝置，其中所述多個擾亂器分別對所述多個隨機序列與所述第一輸入數(shù)據(jù)進行XOR運算，以得到所述多個第一擾亂數(shù)據(jù)。

5.根據(jù)權(quán)利要求3所述的數(shù)據(jù)儲存裝置，其中所述控制器更包括：

一索引附加模塊，將對應于所述最佳擾亂數(shù)據(jù)的隨機序列的所述索引附加至所述最佳擾亂數(shù)據(jù)以得到一第一輸出數(shù)據(jù)；以及

一錯誤修正碼編碼器，將所述第一輸出數(shù)據(jù)編碼為一第一錯誤修正碼，以供輸出至所述存儲器。

6.根據(jù)權(quán)利要求3所述的數(shù)據(jù)儲存裝置，其中所述傳輸功率計算模塊包括：

多個延遲單元，分別延遲所述多個第一擾亂數(shù)據(jù)，以得到多個延遲數(shù)據(jù)；

多個XOR單元，分別將所述多個延遲數(shù)據(jù)與相對應的所述多個第一擾亂數(shù)據(jù)進行XOR運算，以得到多個轉(zhuǎn)換(transition)數(shù)據(jù)；以及

多個計數(shù)器，分別累計所述轉(zhuǎn)換數(shù)據(jù)的次數(shù)，以得到所述多個傳輸功率。

7.根據(jù)權(quán)利要求1所述的數(shù)據(jù)儲存裝置，其中所述控制器將所述第一原始數(shù)據(jù)分割為多個區(qū)段數(shù)據(jù)以作為所述多個第一輸入數(shù)據(jù)。

8.根據(jù)權(quán)利要求7所述的數(shù)據(jù)儲存裝置，其中當所述控制器對所述多個區(qū)段數(shù)據(jù)中的一區(qū)段數(shù)據(jù)進行擾亂時，所述控制器并行地對所述多個區(qū)段數(shù)據(jù)中的另一區(qū)段數(shù)據(jù)所對應的一輸出數(shù)據(jù)進行錯誤更正碼編碼。

9.根據(jù)權(quán)利要求1所述的數(shù)據(jù)儲存裝置，其中當所述控制器從所述主機接收到一讀取命令時，所述控制器指示所述存儲器讀取一第二錯誤修正碼以輸出至所述控制器，轉(zhuǎn)換所述第二錯誤修正碼為一第二輸出數(shù)據(jù)，從所述第二輸出數(shù)據(jù)取出一第二索引以及一第二擾亂數(shù)據(jù)，依據(jù)所述第二索引從所述多個隨機序列選取一解擾亂隨機序列，依據(jù)所述解擾亂隨機序列解擾亂所述第二擾亂數(shù)據(jù)以還原一第二原始數(shù)據(jù)，以及輸出所述第二原始數(shù)據(jù)至所述主機。

10.根據(jù)權(quán)利要求9所述的數(shù)據(jù)儲存裝置，其中所述控制器更包括：

一錯誤修正碼解碼器，轉(zhuǎn)換所述第二錯誤修正碼為所述第二輸出數(shù)據(jù)；

一索引分離模塊，從所述第二輸出數(shù)據(jù)取出所述第二索引以及所述第二擾亂數(shù)據(jù)；

一選擇器，依據(jù)所述第二索引從所述多個隨機序列中選取所述解擾亂隨機序列；以及

一解擾亂器，依據(jù)所述解擾亂隨機序列解擾亂所述第二擾亂數(shù)據(jù)，以還原所述第二原始數(shù)據(jù)。

11.根據(jù)權(quán)利要求10所述的數(shù)據(jù)儲存裝置，其中所述解擾亂器對所述解擾亂隨機序列與所述第二擾亂數(shù)據(jù)進行XOR運算，以得到所述第二原始數(shù)據(jù)。

12.根據(jù)權(quán)利要求1所述的數(shù)據(jù)儲存裝置，其中所述存儲器為一閃存。