[發(fā)明專利]基于軟硬件協(xié)同處理的MPEG多格式兼容解碼方法及其裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 200910163713.9
• 申請(qǐng)日: 2009-08-14
• 公開（公告）號(hào): CN101729893A
• 公開（公告）日: 2010-06-09
• 發(fā)明（設(shè)計(jì)）人: 程旭;劉鋒;陸曉鳳;王超
• 申請(qǐng)（專利權(quán)）人: 北京北大眾志微系統(tǒng)科技有限責(zé)任公司;常州北大眾志網(wǎng)絡(luò)計(jì)算機(jī)有限公司
• 主分類號(hào): H04N7/26
• 分類號(hào): H04N7/26;H04N7/46
• 代理公司: 北京律誠(chéng)同業(yè)知識(shí)產(chǎn)權(quán)代理有限公司 11006
• 代理人: 梁揮;祁建國(guó)

1.一種基于軟硬件協(xié)同處理的MPEG多格式兼容解碼方法，用于通過(guò)處理器與硬件加速器實(shí)現(xiàn)MPEG多格式兼容解碼，其特征在于，該方法包括：

步驟一，設(shè)置處理器與硬件加速器之間的寄存器配置接口均支持MPEG-1/2/4標(biāo)準(zhǔn)；

步驟二，根據(jù)運(yùn)動(dòng)矢量類型，對(duì)讀入的參考宏塊數(shù)據(jù)進(jìn)行亞像素插值運(yùn)算，獲取亞像素插值運(yùn)算結(jié)果，并對(duì)殘差數(shù)據(jù)進(jìn)行二維離散余弦反變換處理，獲取處理后的殘差數(shù)據(jù)；

步驟三，根據(jù)宏塊的類型，由所述亞像素插值運(yùn)算結(jié)果和所述處理后的殘差數(shù)據(jù)重構(gòu)成解碼宏塊；

步驟四，根據(jù)當(dāng)前處理宏塊的坐標(biāo)、運(yùn)動(dòng)矢量、宏塊類型、參考幀位置信息，計(jì)算參考宏塊數(shù)據(jù)的讀取位置，并從參考幀中讀取參考宏塊數(shù)據(jù)，再將已經(jīng)重構(gòu)完成的解碼宏塊寫入重建幀的相應(yīng)位置地址中；

所述步驟一中，進(jìn)一步包括：通過(guò)以下方式實(shí)現(xiàn)所述處理器與所述硬件加速器之間數(shù)據(jù)交互的步驟：

由AHB總線上的從設(shè)備接收來(lái)自總線的讀寫請(qǐng)求，配置內(nèi)部運(yùn)動(dòng)補(bǔ)償信息相關(guān)的寄存器和IDCT系數(shù)寄存器，啟動(dòng)所述硬件加速器進(jìn)行圖像解碼處理的計(jì)算。

2.根據(jù)權(quán)利要求1所述的MPEG多格式兼容解碼方法，其特征在于，所述步驟一中，進(jìn)一步包括：

由所述處理器采用支持全局Reset清零的存儲(chǔ)器結(jié)構(gòu)配置所述IDCT系數(shù)寄存器，并將64×16位的存儲(chǔ)器和64個(gè)1位的寄存器作為每個(gè)系數(shù)非零的標(biāo)志位，并在每次寫入時(shí)只寫入存儲(chǔ)器非零的DCT系數(shù)和設(shè)置1位的IDCT系數(shù)寄存器為1，其他系數(shù)默認(rèn)為零。

3.根據(jù)權(quán)利要求1或2所述的MPEG多格式兼容解碼方法，其特征在于，所述步驟二中，進(jìn)一步包括：

采用雙向循環(huán)處理雙向參考宏塊得到所述亞像素插值運(yùn)算結(jié)果的步驟，具體為：

將前向參考宏塊的半像素插值的結(jié)果寫入緩存中，循環(huán)進(jìn)行后向參考宏塊的插值處理，讀取所述緩存中前向參考宏塊的插值結(jié)果，經(jīng)過(guò)均值操作得到所述亞像素插值運(yùn)算結(jié)果。

4.根據(jù)權(quán)利要求1或2所述的MPEG多格式兼容解碼方法，其特征在于，所述步驟二中，所述二維離散余弦反變換處理的步驟具體為：

采用一個(gè)一維IDCT變換運(yùn)算單元和一個(gè)轉(zhuǎn)置RAM使各個(gè)塊的IDCT變換之間串行運(yùn)算；或采用兩個(gè)一維IDCT變換運(yùn)算單元和兩個(gè)轉(zhuǎn)置RAM使各個(gè)塊的IDCT變換之間流水操作；或采用兩個(gè)一維IDCT變換運(yùn)算單元和一個(gè)轉(zhuǎn)置RAM使各個(gè)塊的IDCT變換之間流水操作。

5.根據(jù)權(quán)利要求1或2所述的MPEG多格式兼容解碼方法，其特征在于，所述步驟四中，進(jìn)一步包括：

與所述處理器通過(guò)共享顯存進(jìn)行交互，根據(jù)所述硬件加速器內(nèi)部寄存器的值計(jì)算參考宏塊/塊的地址，從存儲(chǔ)在共享顯存的參考幀中讀取運(yùn)動(dòng)矢量所指向的宏塊/塊，經(jīng)過(guò)計(jì)算后得到重建宏塊的值，并將所述已經(jīng)重構(gòu)完成的解碼宏塊寫入重建幀的相應(yīng)位置地址中。

6.一種基于軟硬件協(xié)同處理的MPEG多格式兼容解碼裝置，包括處理器器、硬件加速器，所述處理器與所述硬件加速器共同實(shí)現(xiàn)MPEG多格式兼容解碼，其特征在于，所述硬件加速器包括：

亞像素插值模塊，用于根據(jù)運(yùn)動(dòng)矢量類型，對(duì)讀入的參考宏塊數(shù)據(jù)進(jìn)行亞像素插值運(yùn)算，獲取亞像素插值運(yùn)算結(jié)果；

離散余弦逆變換模塊，用于對(duì)殘差數(shù)據(jù)進(jìn)行二維離散余弦反變換處理，獲取處理后的殘差數(shù)據(jù)；

運(yùn)動(dòng)補(bǔ)償模塊，連接所述亞像素插值模塊、所述離散余弦逆變換模塊，用于根據(jù)宏塊的類型，由所述亞像素插值運(yùn)算結(jié)果和所述處理后的殘差數(shù)據(jù)重構(gòu)成解碼宏塊；

DMA控制器模塊，連接所述運(yùn)動(dòng)補(bǔ)償模塊，用于根據(jù)當(dāng)前處理宏塊的坐標(biāo)、運(yùn)動(dòng)矢量、宏塊類型、參考幀位置信息，計(jì)算參考宏塊數(shù)據(jù)的讀取位置，并從參考幀中讀取參考宏塊數(shù)據(jù)，再將已經(jīng)重構(gòu)完成的宏塊寫入重建幀的相應(yīng)位置地址中；

所述處理器與所述硬件加速器之間的寄存器配置接口支持MPEG-1/2/4標(biāo)準(zhǔn)；

所述處理器與所述硬件加速器之間通過(guò)以下方式之一進(jìn)行數(shù)據(jù)交互：

由AHB總線上的從設(shè)備接收來(lái)自總線的讀寫請(qǐng)求，配置內(nèi)部運(yùn)動(dòng)補(bǔ)償信息相關(guān)的寄存器和IDCT系數(shù)寄存器，啟動(dòng)所述硬件加速器進(jìn)行圖像解碼處理的計(jì)算；或

與所述處理器通過(guò)共享顯存進(jìn)行交互，根據(jù)所述硬件加速器內(nèi)部寄存器的值計(jì)算參考宏塊/塊的地址，從存儲(chǔ)在共享顯存的參考幀中讀取運(yùn)動(dòng)矢量所指向的宏塊/塊，經(jīng)過(guò)計(jì)算后得到重建宏塊的值，并將所述已經(jīng)重構(gòu)完成的解碼宏塊寫入重建幀的相應(yīng)位置地址中。