[發明專利]用于互連結構的含氮金屬帽

有效

• 申請號: 200910163320.8
• 申請日: 2009-08-11
• 公開（公告）號: CN101651130A
• 公開（公告）日: 2010-02-17
• 發明（設計）人: 楊智超;胡朝坤
• 申請（專利權）人: 國際商業機器公司
• 主分類號: H01L23/532
• 分類號: H01L23/532;H01L23/528;H01L21/768
• 代理公司: 中國國際貿易促進委員會專利商標事務所
• 代理人: 劉 倜

相關申請

本申請涉及2007年6月21日提交的序號為11/766,261的 共同待決的美國申請，2008年1月29日提交的序號為12/021,316的 共同待決的美國申請，以及2008年4月3日提交的序號為12/062,130 的共同待決的美國申請。

技術領域

本發明涉及半導體互連結構及其制造方法。更具體地，本 發明涉及具有增強的電遷移(EM)可靠性的半導體互連結構，其中 含氮貴金屬帽(cap)主要位于嵌入在互連介電材料中的導電材料的 表面上。也提供形成這樣的互連結構的方法。

背景技術

通常，半導體器件包括形成制造在半導體襯底上的集成電 路(IC)的多個電路。通常將布設(route)信號路徑的復雜網絡以連 接分布在襯底表面上的電路元件。這些信號在器件中的有效路由需要 形成多級或多層的方案，例如單或雙的鑲嵌布線(damascene?wiring) 結構。布線結構典型地包括銅(Cu)，因為與基于鋁(Al)的互連相 比，基于Cu的互連在復雜半導體芯片上的大量晶體管之間提供較高 速信號傳輸。

在典型的互連結構中，金屬過孔(via)與半導體襯底垂直 并且金屬線與半導體襯底平行。在今天的IC產品芯片中，通過在具 有低于4.0的介電常數的介電材料中嵌入金屬線和金屬過孔(如導電 件)實現信號速度的進一步增強以及在相鄰的金屬線中信號(被稱為 ″串擾″)的減弱。

在半導體互連結構中，電遷移(EM)已經被確定為一種 金屬失效機理。電遷移是由于傳導電子和擴散金屬原子之間的動量傳 遞使得導體中由離子逐漸移動而引起的材料輸運。該效應在使用高直 流密度的應用中(例如在微電子學及相關的結構中)是重要的。隨著 結構尺寸減小，EM的實際重要性增加。

EM是自從19世紀60年代以來與超大規模集成(VLSI) 電路及制造有關的最不利的可靠性問題之一。為了使工藝合格，不僅 在工藝開發期間需要克服該問題，而且在貫穿芯片的使用期限該問題 持續存在。由于高密度電流流動所引起的金屬離子運動，而導致在互 連結構的金屬導體內部產生空洞(void)。

雖然在金屬互連中快速擴散路徑根據總體集成方案和芯 片制造使用的材料而變，然而已經觀察到沿著金屬/后(post)平坦化 的電介質帽界面輸運的金屬原子(諸如Cu原子)對EM壽命預測(life projection)起重要作用。EM初始空洞首先在金屬/電介質帽界面處 成核，然后在朝著互連的底部方向上生長，最終導致電路完全斷開 (dead?opening)。

圖1A-1D是在不同的EM失效階段現有技術互連結構的圖 示。在這些附圖中，附圖標記12表示電介質帽，并且附圖標記10表 示金屬互連件；為避免使EM問題模糊，沒有標記現有技術互連結構 的所有其他組件。圖1A是在初始應力階段。圖1B是在金屬互連件 10/電介質帽12界面處空洞14成核開始時。圖1C是在空洞14朝導 電件10的底部生長時，并且圖1D是在空洞14生長越過金屬互連件 10導致電路完全斷開時。

已經證明通過用Cu/金屬界面代替Cu/電介質界面可以將 對電遷移抗性提高100倍以上。現有技術金屬帽典型地由含Co合金 (例如CoWP)組成，其被選擇性地沉積在互連結構的Cu導體區域 的頂上。利用這樣的選擇性沉積的金屬帽的一個問題是一些金屬帽延 伸到互連介電材料的鄰接表面上，如此，可能在相鄰的互連之間出現 電學短路。例如，這在圖2中可見，其中附圖標記20表示介電材料， 附圖標記22表示嵌入在介電材料20中的導電材料，附圖標記24表 示含Co合金金屬帽，附圖標記25表示來自含Co合金帽工藝殘余的 金屬。

除上述之外，已知通過使互連導電材料凹陷(recess)于 互連介電材料的表面下而提供直接在諸如Cu的互連導電材料表面上 的金屬帽。這樣的結構例如在圖3中示出。在該圖中，附圖標記20 表示互連介電材料，附圖標記22表示嵌入在介電材料20中的互連導 電材料，附圖標記23表示電介質帽，附圖標記24表示金屬帽。盡管 該現有技術凹陷工藝提供僅位于凹陷的導電材料表面上的金屬帽，但 由于存在與之關聯的高工藝成本，這樣的工藝是有問題的。

此外，值得一提的是，在通常用于清洗互連介電材料的表 面的稀釋的氫氟酸中的清洗期間，可能發生金屬帽腐蝕。尤其在 CoWP被用作金屬帽材料時，觀察到金屬帽腐蝕。